nlr0_moorexueta的个人主页_电子工程师 - 电子技术论坛

nlr0_moorexueta

经验：积分：8

查看完整档案 >>

+关注发私信

他的动态

发布了文章 6 天前

芯片设计进阶之SOC电源管理系统介绍

随着SOC越来越复杂，包含的IP越来越多，单个SOC上实现了CPU, 射频模块，相机模块，DDR控制模块，外设等等功能。多种功能，多种IP也带来了多档电源的需求。同时为了满足低功耗的挑战，SOC通常被分为多个电源域，不同的电源域可以独立的上...

0

303次阅读

0条评论
发布了文章 7 天前

CMOS逆变器的功耗介绍

CMOS 反相器的发展为集成电路提供了基本功能，是技术史上的一个转折点。该逻辑电路突出了 CMOS 独特的电气特性，非常适合高密度、高性能数字系统。 CMOS 的优势之一是其效率。CMOS 逻辑仅在改变状态时才需要电流——仅维持逻辑高或逻辑...

0

128次阅读

0条评论
发布了文章 2024-11-14 09:20

DAC和ADC对量子计算机升级的重要性解析？

量子计算机要充分发挥潜力，需要数百万量子比特，而不是目前的数百量子比特。然而，通往量子计算机规模化的道路并不仅仅是由量子比特技术的发展铺就的。在后台工作的数模转换器（DAC）和模数转换器（ADC）也起着至关重要的作用。因此，随着量子计算机复...

0

103次阅读

0条评论
发布了文章 2024-11-13 09:49

高速ADC设计中采样时钟影响的考量

在使用高速模数转换器 (ADC) 进行设计时，需要考虑很多因素，其中 ADC 采样时钟的影响对于满足特定设计要求至关重要。关于 ADC 采样时钟，有几个指标需要了解，因为它们将直接影响 ADC 性能，尤其是信噪比 (SNR)。在本文中...

0

213次阅读

0条评论
发布了文章 2024-4-26 16:17

DC-DC降压转换器常见的九个问题

大电感纹波电流意味着更高的峰值电流和更大的电感饱和可能性，尤其是在高温下，并且对 FET 造成更大的压力。...

0

833次阅读

0条评论
发布了文章 2024-4-26 16:15

基本DC-DC降压转换器电路设计

随着占空比越高，从C in汲取的电流也越高，从而导致芯片上的V in压降更多 — 如果V in已经很低，因为您更接近达到较低的V in限制，则这一点变得很重要 — 您可能需要在这些情况下添加C。...

0

708次阅读

0条评论
发布了文章 2024-3-15 17:12

什么是LDO？浅析低压差稳压器 (LDO) 中的噪声及电源抑制比

在本文中，我们将介绍低压差 (LDO) 稳压器中噪声和电源抑制比 (PSRR) 的影响。让我们简单讨论一下什么是 LDO。...

2

3222次阅读

0条评论
发布了文章 2024-3-14 18:26

同步降压转换器的简化原理图

降压转换器是一个简单的电路。图 1 是降压转换器的简化原理图。MOSFET 高压侧 MOSFET 导通和关断。控制 IC（未图示）使用闭合反馈环路来控制输出电压。...

0

1652次阅读

0条评论
发布了文章 2024-3-12 11:42

无电感器双极电源电路的设计方案

无电感器 DC/DC 转换器被称为“电荷泵”稳压器，因为它们使用开关定期将电荷“泵”到电容器上。我想你可以将其与手动充气缓慢漏气的轮胎进行比较。...

0

403次阅读

0条评论
发布了文章 2024-3-8 15:48

一篇看懂LDO的工作原理及其设计LDO应注意的问题

LDO是Low Dropout Regulator的缩写，意思是低压差线性稳压器，LDO是用来做什么的？...

0

13021次阅读

0条评论
发布了文章 2023-2-24 11:56

多相DC-DC转换器简介

多相 DC-DC 转换可以显着提高大电流应用中降压开关稳压器的性能。在本文中，我将解释多相降压转换器的结构和功能，在以后的文章中，我将介绍优缺点，以帮助您确定哪些设计项目可能受益于多相而不是单相调节方案。...

0

998次阅读

0条评论
发布了文章 2023-2-22 13:43

浅析高端SerDes集成到FPGA中的挑战

在过去的几十年里，电子通信行业一直是 FPGA 市场增长背后的重要推动力，并将继续保持下去。...

0

1211次阅读

0条评论
发布了文章 2023-2-22 13:37

高端SerDes集成到FPGA中的挑战！

在过去的几十年里，电子通信行业一直是 FPGA 市场增长背后的重要推动力，并将继续保持下去。这背后的一个主要原因是 FPGA 中内置了许多不同的高速接口，以支持各种通信标准/协议。实现这些标准所涉及的底层输入-输出 PHY 技术是串行器-解...

0

1516次阅读

0条评论
发布了文章 2023-2-21 17:44

如何在PLL输出端产生最低的相位噪声？

锁相环 (PLL) 在当今的高科技世界中无处不在。几乎所有商业和军用产品都在其运行中使用它们，相位（或 PM）噪声是一个主要问题。...

0

1381次阅读

0条评论
发布了文章 2023-2-20 13:45

帮助你了解SerDes！

此外，这些并行数据线中的每一条都不仅仅是布局和布线人员所关心的问题。紧密间隔的电线或 PCB 迹线（如图 2 所示）容易受到串扰的影响，尤其是数字信号的高能逻辑转换特性，并且导体越多，越难以屏蔽环境电磁干扰 (EMI)。...

0

1450次阅读

0条评论