hua888hua8883的个人主页_电子工程师 - 电子技术论坛

hua888hua8883

经验：积分：2

查看完整档案 >>

+关注发私信

他的动态

发布了文章 2023-2-13 11:26

FPGA器件级的设计决策

选择FPGA器件厂商、器件系列、工具集等，很大程度上还是要考虑设计团队成员的设计经历和偏好。话说“就熟不就生”，因为这在很大程度上会决定了设计复杂性高低和项目进度周期的快慢。当然了，其它因素诸如成本、资源、功耗、可移植、可升级等等也是需要考...

0

692次阅读

0条评论
发布了文章 2022-11-28 15:24

物理约束实践：网表约束LOCK_PINS

话说网表约束中的CLOCK_DEDICATED_ROUTE、MARK_DEBUG和DONT_TOUCH，在实际工程中常常都可能遇上。MARK_DEBUG和DONT_TOUCH在设计和调试中可能常常要用到，CLOCK_DEDICATED_RO...

0

1369次阅读

0条评论
发布了文章 2022-11-12 14:14

物理约束实践：网表约束DONT_TOUCH

概述对设计中的信号施加DONT_TOUCH约束，可以避免这些信号在综合编译过程中被优化掉。例如，有些信号节点在综合或布局布线编译过程中可能会被优化掉，但是我们希望在后期调试过程中能够监控到这些信号，此时就可以使用DONT_TOUCH约...

0

3188次阅读

0条评论
发布了文章 2022-11-3 11:51

物理约束实践：网表约束MARK_DEBUG

以STAR FPGA开发板中的at7_ex10工程为例，这个工程实现UART传输的loopback功能。该实例中使用在线逻辑分析仪希望探测到FPGA端接收并进行串并转换过程中所设计的一些主要信号。...

0

3482次阅读

0条评论
发布了文章 2022-10-24 15:23

FPGA物理约束-网表约束CLOCK_DEDICATED_ROUTE

Vivado工具在编译时通常会自动识别设计中的时钟网络，并将其分配到专用的时钟布局布线资源中。...

0

1878次阅读

0条评论