发 帖  
  • 镜头由一组或多组光学玻璃镜片组成,透过机械的结构以光学原理形成镜像,不同的镜片组合成像距离也各有长短。...
    0
    77次阅读
    0条评论
  • 本博客提供了基于2023.2 Vivado的参考工程,展示如何使用Microblaze 地执行(XIP)程序,并提供一个简单的bootloader。...
    0
    96次阅读
    0条评论
  • 下载这个最大的、支持所有的 OS 如 Windows/Linux 的安装包。...
    0
    106次阅读
    0条评论
  • 用RAM实现一个DDS,从原理上来说很简单,在实际使用的时候,可能没有直接使用官方提供的IP核来的方便。这个博客就记录一下,最近使用到的这个DDS IP。...
    0
    145次阅读
    0条评论
  • 详解FPGA的基本结构

    2024-10-25 16:50
    ZYNQ PL 部分等价于 Xilinx 7 系列 FPGA,因此我们将首先介绍 FPGA 的架构。简化的 FPGA 基本结构由 6 部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资...
    0
    394次阅读
    0条评论
  • 在使用FPGA的时候,有些IP核是需要申请后才能使用的,本文介绍如何申请xilinx IP核的license。...
    0
    120次阅读
    0条评论
  • 这里讲解SATA主机协议的物理层的实现过程。...
    0
    117次阅读
    0条评论
  • 如果您不确定如何设置环境变量,尝试"1" 或 "TRUE"。...
    0
    136次阅读
    0条评论
  • 许多FPGA有构造在输入和输出缓冲器中的触发器来优化芯片的时序入和出。同时这些专门的IO缓冲器是使能或禁止把这些寄存器封装进V0的一个优化。...
    0
    535次阅读
    0条评论
  • 14.2节提到的问题①,即设计中有很大的扇出,对于如何获知该扇出信号有多种途径。常见的途径是通过FPGAEditor(Xilinx)或者Fitter里Resource Section中的Control Signals 或...
    0
    2312次阅读
    0条评论
  • 随着电子技术的进步.FPGA逻辑电路能完成的功能越来越多,同样也带来了一个很大的问题,即逻辑电路的规模越来越大,这意味着RTL代码到FPGA的映射、布局布线所花费的时间也越来越长。...
    0
    736次阅读
    0条评论
  • Xilinx PCIE IP中MSI中断相关的地址如下图1所示,如果想要成功产生中断,MSI Control, Message Address (Lower), Message Address (Upper)和Messa...
    0
    2258次阅读
    0条评论
  • DE2_TV中,有关于寄存器的配置的部分,采用的方法是通过IIC的功能,这里对IIC总线的FPGA实现做个说明。...
    0
    967次阅读
    0条评论
  • DisplayPort 1.4 Tx Subsystem core的最简pipeline就是如它的linux driver wiki page里的figure-4那样,framebuffer_read+DP+video_...
    0
    481次阅读
    0条评论
  • 有时候在debug GT的时候,需要用Digital monitor读出RX equalizer的code,本篇文章以US+的GTM为例子,提供了一个步骤,详细寄存器可以参考UG581....
    0
    600次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 2 次赞同

    获得 0 次收藏
关闭

站长推荐 上一条 /7 下一条

返回顶部