HTC33448899的个人主页_电子工程师 - 电子技术论坛

HTC33448899

经验：积分：0

查看完整档案 >>

+关注发私信

他的动态

点赞了视频 2024-2-11 00:05

程斯-接骨螺钉性能测试仪-视频解说


0次播放

0次评论

0次点赞
点赞了视频 2024-2-4 12:45

傲颖- 呼吸面罩阻力测试仪-测试稳定


0次播放

0次评论

0次点赞
点赞了视频 2024-2-3 14:25

为什么GD32F303代码运行在flash比sram更快？#GD32 #flash #SRAM #单片机


0次播放

0次评论

0次点赞
发布了文章 2023-2-19 11:42

苹果有可能抛弃Arm转向RISC-V了？

由于 Apple 两次更改处理器架构，而且频率远高于 Microsoft 或任何其他 PC 供应商，因此即使切换到 RISC-V 并非易事。...

0

535次阅读

0条评论
发布了文章 2023-2-10 12:17

Vivado中对RTL源文件如何进行加密

直接把密钥嵌入到RTL源文件中允许客户直接把密钥的内容直接贴到RTL源文件中protect begin和protect end之间的内容就是用户原始RTL里的内容....

0

1641次阅读

0条评论
发布了文章 2023-2-2 10:03

FPGA编程语言——verilog语法详解

一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块有交互联系的现存电路或激励信号源。...

0

9750次阅读

0条评论
发布了文章 2023-1-13 09:18

关于达摩院《2023十大科技趋势》的详细解读

Chiplet 是硅片级别的“解构 - 重构 - 复用”，它把传统的 SoC 分解为多个芯粒模块，将这些芯粒分开制备后再通过互联封装形成一个完整芯片。芯粒可以采用不同工艺进行分离制造...

0

889次阅读

0条评论
发布了文章 2023-1-9 09:16

一文解析Zen 4 的核心架构

AMD宣传 Ryzen 7950X 的加速时钟为 5.7 GHz。我们听说 CPU 的最大频率应该是 5.85 GHz，但我们无法达到该时钟速度。...

0

1280次阅读

0条评论
发布了文章 2023-1-5 09:33

通过Verilog实现对一个频率的任意占空比的任意分频

在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求这样的话，对于程序有一定的要求，现在我在前人经验的基础上做一个简单的总结，实现对一个频率的任意占空比的任意分频。...

0

2255次阅读

0条评论
发布了文章 2022-12-27 16:07

华为天才少年稚晖君确认离职或开启机器人创业

有传言称华为天才少年“稚晖君”离职，而且在华为内部心声社区，稚晖君工号已无法搜到，12月27日，其本人在微博更新状态，确认了此事。同时稚晖君还提到自己在社交平台的视频更新，他表示自己不可能做全职up主。天才少年“稚晖君”的离职导...

0

1536次阅读

0条评论
发布了文章 2022-12-26 09:50

基于RISC-V的高性能计算芯片能否成为主流？

RISC-V 正在成为这些异构解决方案中不可或缺的组成部分，它之所以受到关注主要有两个原因。首先，开源的 ISA 允许它相对简单地定制，尽管对于关键应用它仍然需要使用商业 EDA 工具进行验证和测试。...

0

810次阅读

0条评论
发布了文章 2022-12-14 09:49

深入浅出的讲解微控制器历史

罗克韦尔PPS-4微处理器家族中大量的芯片使得该处理器被广泛应用于终端产品，包括收银机、传真机、家用电器、弹球机、玩具和计算器。...

0

579次阅读

0条评论
发布了文章 2022-11-30 12:44

基于OpenAMP框架的双核ARM通信案例

本文主要介绍基于OpenAMP框架的双核ARM通信案例的使用说明，CPU0(Master)运行Linux系统，CPU1(Remote)运行裸机或FreeRTOS程序。CPU0使用remoteproc加载CPU1程序，并对CPU1进行配置。...

0

4846次阅读

0条评论
发布了文章 2022-11-25 09:26

代码编写中verilog的设计规范

在testbench中避免使用绝对的时间,如#20,#15或#(CYC+15)等,应该在文件前面使用parameter定义一些常量,使得时间的定义象#(CYC+OFF0)的形式,便于修改。...

0

1115次阅读

0条评论
发布了文章 2022-11-23 17:28

verilog语言编写规范

本规范的目的是提高书写代码的可读性可修改性可重用性优化代码综合和仿真的结果指导设计工程师使用VerilogHDL规范代码和优化电路规范化公司的ASIC设计输入从而做到。...

0

1046次阅读

0条评论