发 帖  
  • FPGA可以通过除号直接实现除法,但是当除数或被除数位宽较大时,计算会变得缓慢,导致时序约束不能通过。此时可以通过在除法IP中加入流水线来提高最大时钟频率,这种方式提高时钟频率也很有限。如果还不能达到要求,就只能把除法器...
    0
    1786次阅读
    0条评论
  • 在游戏、影视和显示领域,4K 已经成为标配。而今天,我们就来聊聊——如何用 FPGA 实现 4K 视频的输入输出与处理。...
    0
    1699次阅读
    0条评论
  • 自 1990 年代末以来,PathFinder 一直是 FPGA 布线(routing)阶段的主力算法,为设计工具提供“能连通又不重叠”的路径规划方案。...
    0
    318次阅读
    0条评论
  • inout端口DataBus作为输出的时候值为DataOut,作为输入时为高阻态。...
    0
    1204次阅读
    0条评论
  • 你有没有遇过这种情况:系统里有两块 FPGA 或者 FPGA + CPU + FPGA,需要它们之间高速、低延迟、可靠地互传数据,甚至需要像访问本地内存那样访问对方的寄存器与 BRAM?这时候传统的 SPI / UART...
    0
    427次阅读
    0条评论
  • 如何在FPGA部署AI模型

    2025-9-24 10:00
    如果你已经在用 MATLAB 做深度学习,那一定知道它的训练和仿真体验非常丝滑。但当模型要真正落地到 FPGA 上时,往往就会卡住:怎么把网络结构和权重优雅地搬到硬件里?...
    0
    4128次阅读
    0条评论
  • FPGA 广泛应用于各种图像处理应用,包括医疗和科学成像、空间成像、汽车和国防领域。...
    0
    1011次阅读
    0条评论
  • 在多路FOC驱动板上,一共是支持了两种编码器和两种角度获取方式,分别是AS5047P和MT6835,SPI和ABZ。AS5047P的精度是14bit,MT6835的精度是21bit,它们的价格差不多,大家可以根据自己的需...
    0
    5337次阅读
    0条评论
  • 本文旨在通过讲解不同模式的原理图连接方式,进而配置用到引脚的含义(手册上相关引脚含义有四、五页,通过本文理解基本上能够记住所有引脚含义以及使用场景),熟悉xilinx 7系列配置流程,以及设计原理图时需要注意的一些事项,...
    1
    8971次阅读
    0条评论
  • 今天给大家讲解的是FOC流程中的Clark变换,在流程图中的位置如下图所示。...
    0
    1369次阅读
    0条评论
  • 上述代码所描述的逻辑电路在Cyclone IV E的EP4CE10F17C8(65nm)这个器件上能最高运行在多少频率的时钟?...
    0
    3628次阅读
    0条评论
  • 本文描述了ADC和FPGA之间LVDS接口设计需要考虑的因素,包括LVDS数据标准、LVDS接口数据时序违例解决方法以及硬件设计要点。...
    0
    5041次阅读
    0条评论
  • 10个RTL优化实战技巧

    2025-7-21 15:01
    今天我给大家总结10个实战级优化技巧,每条都有具体案例,助你从根源上搞定资源问题!...
    0
    659次阅读
    0条评论
  • 哈喽,大家好,从今天开始正式带领大家从零到一,在FPGA平台上实现FOC算法,整个算法的框架如下图所示,如果大家对算法的原理不是特别清楚的话,可以先去百度上学习一下,本教程着重介绍实现过程,弱化原理的介绍。那么本文将从P...
    0
    3143次阅读
    0条评论
  • 在本文中,我们将介绍如何构建带有VGA输出的低分辨率热成像。该解决方案基于Melexis MLX90640红外阵列、FPGA S7 50开发板(AMD-Xilinx Spartan-7 FPGA,带VGA输出)。...
    0
    3922次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 9 次赞同

    获得 0 次收藏

谁来看过他

关闭

站长推荐 上一条 /9 下一条

返回顶部