1830351362的专栏_电子工程师 - 电子技术论坛

1830351362

经验：积分：2

查看完整档案 >>

+关注发私信

寄存器模型Register Model学习笔记
2023-7-11 09:20

UVM的寄存器模型是一组高级抽象的类，用来对DUT中具有地址映射的寄存器和存储器进行建模。...

0

4374次阅读

0条评论
数字IC验证和设计分工有何不同？
2023-7-7 11:28

从coding的角度来看，DV的work load远比DE要大，所以有些公司为了满足deadline会要求de和dv要达到1:1.5（预算不足），乃至1:2（预算充足）的配比。而且，即使达到上述比例，就比较单位codin...

0

1654次阅读

0条评论
DDR4-初始化、训练和校准
2023-7-3 11:48

上电与初始化是由一系列精心设计的步骤组成的序列（sequence）。一般来说，在系统上电之后，ASIC/FPGA/处理器中的 DDR 控制器会被从复位状态中释放，自动执行上电与初始化序列。下文中列举了一个超简化的控制器所...

0

11080次阅读

0条评论
ASIC数字设计：前端设计、验证、后端实现
2023-7-2 09:42

数字系统设计中有三个重要的设计级别概念：行为级（Behavior Level）、寄存器传输级（Register Transfer Level）和门级（Gate level）。其中，...

0

1615次阅读

0条评论
静态时序分析的基本概念和方法
2023-6-28 09:38

引言在同步电路设计中，时序是一个非常重要的因素，它决定了电路能否以预期的时钟速率运行。为了验证电路的时序性能，我们需要进行静态时序分析，即在最坏情况下检查所有可能的时序违规路径，而不需要测试向量和动态仿真。本文...

0

2315次阅读

0条评论
数字验证中Formal Verification在国内的应用以及前景如何？
2023-6-26 16:38

这种中型规模的RTL如果用simulation，妥妥的一分钟能跑十几个sanity case，所以性价比实在太低。尤其是碰到带memory的设计，用formal简直就是噩梦（不过工具好像可以替换掉memory的逻辑，你也...

0

2178次阅读

0条评论

上一页 1 23 / 3 页

ta 的专栏

关注

粉丝

2025开发板评测大赛优秀开发者、最受欢迎开发板公布: 2025开发板试用评测大赛已圆满落幕。经过厂商与发烧友平台的共同评选，优秀作品及人选名单现已评选完成，共选出24位优秀作品用户，被评选上的用户将获得荣誉证书。各工程师参与完试用测评后通过问卷调查投票，选出了各自心目中最受欢迎的开发板。现将名单一同予以公示。

查看 »

搜索历史

寄存器模型Register Model学习笔记

数字IC验证和设计分工有何不同？

DDR4-初始化、训练和校准

ASIC数字设计：前端设计、验证、后端实现

静态时序分析的基本概念和方法

数字验证中Formal Verification在国内的应用以及前景如何？

站长推荐 /9