1830351362的文章_电子工程师 - 电子技术论坛

1830351362

经验：积分：2

查看完整档案 >>

+关注发私信

他的文章发文章

EDA再掀热潮，中国积极投身其中成为重要参与者
2024-4-17 14:14

CPU正在被异构计算所取代，我们看到云成为 CPU、GPU、AI 处理器、定制加速器、FPGA 等的混合体。其中许多新处理器是由初创公司开发的，这对于提高不同类别计算的效率至关重要。...

0

839次阅读

0条评论
浅谈RISC-V微架构验证方式
2024-4-15 11:34

RISC-V 是一个开放的 ISA，任何人都可以接受它并实现处理器。但RISC-V市场的领导者知道，仅仅因为他们不需要支付许可使用费，并不意味着RISC-V是便宜的选择。...

0

1471次阅读

0条评论
先进工艺下的SRAM功耗和性能挑战
2024-4-9 10:17

随着AI设计对内部存储器访问的要求越来越高，SRAM在工艺节点迁移中进一步增加功耗已成为一个的问题。...

0

2039次阅读

0条评论
什么是RISC-V？RISC-V的关键技术
2024-3-26 09:34

RISC-V不仅仅是一个流行语;它建立在坚实的技术基础之上，使其有别于其他指令集架构（ISA）。RISC-V的核心是基于精简指令集计算（RISC）原则，强调效率和性能。...

0

5661次阅读

0条评论
深入解析Cache在AI处理器设计中的作用机制
2024-3-25 13:57

最快的存储器类型是SRAM，但每个SRAM单元需要六个晶体管，因此SRAM在SoC内部很少使用，因为它会消耗大量的空间和功率。...

0

1122次阅读

0条评论
什么是HBM3E内存？Rambus HBM3E/3内存控制器内核
2024-3-20 14:12

Rambus HBM3E/3 内存控制器内核针对高带宽和低延迟进行了优化，以紧凑的外形和高能效的封装为人工智能训练提供了最大的性能和灵活性。...

0

4510次阅读

0条评论
人工智能与机器学习计算中的内存挑战
2024-3-4 10:19

更多带宽 – 随着需要移动大量数据，我们目睹了所有 DRAM 类型继续竞相提高数据速率以提供更多内存带宽。...

0

649次阅读

0条评论
DDR5 dimm里为什么要设计两个channel？
2024-1-4 09:28

Burst Length: 突发(Burst) 是指在同一行中相邻的存储单元连续进行数据传输的方式。连续传输的周期数就是突发长度 (Burst Lengths，简称BL)。...

0

4375次阅读

0条评论
浅谈DDR SDRAM的Timing具体时序参数
2023-12-2 13:44

通过 SDRAM 的 7 个模式寄存器，可以对 SDRAM 的特性，功能以及设置进行编程。这些寄存器本身通过 MRS 命令编辑。模式寄存器一般在初始化期间进行设定，但也可以在后续正常工作期间进行修改。...

0

7408次阅读

0条评论
ASIC设计开发流程介绍 CMOS集成电路的功耗来源
2023-7-1 10:07

集成电路是由硅晶圆（wafer）切割出来的芯片（die）组成的。每个晶圆可以切割出数百个芯片。...

0

2802次阅读

0条评论
IC设计中的功耗挑战和低功耗设计
2023-6-29 09:43

在早期的IC设计中，关注的参数主要是性能(timing)和面积(area)。EDA工具在满足性能要求的情况下，最小化面积。...

0

1095次阅读

0条评论
同步电路设计中静态时序分析的时序约束和时序路径
2023-6-28 09:35

同步电路设计中，时序是一个主要的考虑因素，它影响了电路的性能和功能。为了验证电路是否能在最坏情况下满足时序要求，我们需要进行静态时序分析，即不依赖于测试向量和动态仿真，而只根据每个逻辑门的最大延迟来检查所有可能的时序违规...

0

2059次阅读

0条评论
数字IC验证的护城河是什么？
2023-6-25 09:47

有的认为验证业务方向很重要，有的认为验证思维更重要，有的认为验证的通用代码能力SV+UVM更重要。...

0

622次阅读

0条评论