发 帖  
经验: 积分:115
四川理工
四川 自贡 学术研究/学生
  • 5

    本帖最后由 eehome 于 2013-1-5 09:51 编辑 1.Found clock-sensitive change during active clock edge at time on register "" 原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加载等) ...
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /9 下一条

返回顶部