发 帖  
经验: 积分:67
职员 altera
北京市 朝阳区 设计开发工程
  • 下载了资料 2024-7-1 10:44
    154 人也下载了该资料
  • 关注了版块 2024-3-25 11:03

    USB论坛

    8385 人关注
  • 关注了用户 2024-3-25 11:01
  • 收藏了文章 2023-9-6 00:33
    本文介绍一个FPGA常用模块:SRIO(Serial RapidIO)。SRIO协议是一种高速串行通信协议,在我参与的项目中主要是用于FPGA和DSP之间的高速通信。有关SRIO协议的详细介绍网上有很多,本文主要简单介绍一下SRIO IP核...
    0
    1387次阅读
    0条评论
  • 收藏了文章 2023-9-6 00:31
    Vivado IP核提供了强大的FIFO生成器,可以通过图形化配置快速生成FIFO IP核。...
    0
    4343次阅读
    0条评论
  • 收藏了文章 2023-9-6 00:25
    FPGA开发过程中,利用各种IP核,可以快速完成功能开发,不需要花费大量时间重复造轮子。...
    0
    944次阅读
    0条评论
  • 收藏了文章 2023-9-6 00:24
    几年前FPGA时钟只需要连接一个单端输入的晶振,非常容易。现在不同了,差分时钟输入,差分信号又分为LVDS和LVPECL,时钟芯片输出后还要经过直流或交流耦合才能接入FPGA,有点晕了,今天仔细研究一下。...
    1
    8748次阅读
    0条评论
  • 收藏了文章 2023-9-6 00:23
    IP(Intellectual Property)是知识产权的意思,半导体行业的IP是“用于ASIC或FPGA中的预先设计好的电路功能模块”。一些常用的复杂的功能模块(如FIFO、RAM、FIR滤波器、SDRAM控制器、PCIE接口等),不...
    0
    4842次阅读
    0条评论
  • 收藏了文章 2023-9-6 00:23
    本文介绍一个FPGA开源项目:PCIE通信。该工程围绕Vivado软件中提供的PCIE通信IP核XDMA IP建立。Xilinx提供了XDMA的开源驱动程序,可在Windows系统或者Linux系统下使用,因此采用XDMA IP进行PCIE...
    0
    3239次阅读
    0条评论
  • 收藏了文章 2023-9-6 00:23
    FPGA的BRAM和LUT等资源都是有限的,在FPGA开发过程中,可能经常遇到BRAM或者LUT资源不够用的情况。...
    0
    2872次阅读
    0条评论
  • 收藏了文章 2023-9-6 00:23
    我们知道除了只读存储器外还有随机存取存储器,这一篇将介绍另一种 存储类IP核 ——RAM的使用方法。RAM是 随机存取存储器 (Random Access Memory),是一个易失性存储器,断电丢失。RAM工作时可以随时从任何一个指定的地...
    0
    3643次阅读
    0条评论
  • 收藏了文章 2023-9-6 00:22
    在FPGA 逻辑设计中经常用到的数据存储方式有ROM、RAM和FIFO,根据不同的应用场景选择不同的存储方式。Xilinx 平台三种存储方式在使用过程中的区别如下。...
    0
    4213次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 10 次收藏
关闭

站长推荐 上一条 /7 下一条

返回顶部