发 帖  
经验: 积分:734
研发 bei
北京市 东城区 设计开发工程
  • 下载了资料 2025-9-2 14:41
    53 人也下载了该资料
  • 关注了版块 2025-9-2 14:26

    张飞电子技术社区

    11463 人关注
  • 关注了版块 2025-7-31 10:21

    KiCad EDA 中文论坛

    5974 人关注
  • 关注了版块 2025-7-14 17:58

    OpenHarmony开源社区

    7770 人关注
  • 关注了版块 2025-7-14 17:57

    嵌入式技术论坛

    81158 人关注
  • 下载了资料 2025-7-8 08:51
    1 人也下载了该资料
  • 下载了资料 2025-5-29 10:56
    218 人也下载了该资料
  • 关注了版块 2025-5-8 09:47

    ARM技术论坛

    71840 人关注
  • 加入了小组 2025-5-7 13:13

    单片机学习小组

    31300 位成员
  • 关注了版块 2025-4-19 16:20

    电路设计论坛

    253458 人关注
  • 下载了资料 2024-7-3 16:58
    44 人也下载了该资料
  • 评论了资料 2024-7-2 14:17
    总经理 Chord-elec
    input RST;  //复位按键input SDI;  //AD数据通信输入,对应连接AD的SDOinput c0;   //锁相环产生的信号input start; //开始采样信号output SCLK; //给AD的时钟信号output CS;   //片选output [11:0]DATAOUT;   //输出数据reg [5:0]timecnt;     //计数器,记录一个采集周期的脉冲数,16个采集脉冲,3个CS拉高非采集脉冲(数据手册)reg [5:0]timecnt_n;   //计数器下个状态reg CS;reg CS_N;reg [11:0]DATA;       //数据寄存器reg [11:0]DATA_N;reg [11:0]DATAOUT;       //数据输出寄存器reg [11:0]DATAOUT_N;我想找个LVDS的,不好找啊
  • 关注了用户 2024-7-2 13:47
  • 收藏了帖子 2024-7-2 13:47

    1

    硬件工程师 湖南于正智能科技有限公司
    问题: 采用altera公司的ep4ce6e22c8控制器的一对差分引脚实现差分输入输出配置功能 尝试方法:尝试配置LVDS IP核,但发现只有单独的输入输出,如图 ...
    来源:FPGA|CPLD|ASIC论坛 标签: Xilinx Altera
  • 下载了资料 2024-7-2 13:46
    5 人也下载了该资料
1234下一页
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /9 下一条

返回顶部