aquamanfeng的个人主页_嵌入式技术,高级工程师 - 电子技术论坛

aquamanfeng

经验：积分：316

高级工程师大连理工大学

辽宁省大连市丨设计开发工程

查看完整档案 >>

+关注他发私信

他的动态

回答了问题 2024-10-18 22:52

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"REG <-> MCU MCU侧读写操作 MCU通过全局寻址机制来访问CPLD，其读写CPLD寄存器的方式与访问RAM（例如地址为0x20000000）相同。在C代码中，CPLD的访问操作可以通过如下方式实现读CPLD寄存器： int cpRdReg = *((int ..."
回答了问题 2024-10-18 22:51

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"MCU与CPLD通过AHB总线交互 MCU与CPLD可以通过AHB或APB总线进行数据交互。APB总线通常连接低速设备，如串口，而AHB总线则用于连接高速设备，如RAM等。由于我们需要高速采集大量数据，因此选择使用AHB总线与CPLD进行交 ..."
回答了问题 2024-10-14 20:55

11114

RISC-V MCU 技术社区送福利啦！参与每日打卡即可获得开发板福利

小伍
工程师 TT

"#崭新的十月，与国同庆#10月14日学习AG32外设"
回答了问题 2024-10-14 20:53

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"4. Block RAM存储设计的注意事项在使用 M9K 存储时，需要确保操作是同步的。由于 M9K 不支持异步操作，因此我们必须确保读写操作与时钟同步，即使用合适的时钟信号控制数据传输。此外，当对同一地址进行同时读写时 ..."
回答了问题 2024-10-14 20:52

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"3. M9K 的使用模式 Altera官方文档指出，M9K 支持多种操作模式，具体模式可在官方链接中找到。常见的两种使用方式如下：方式1：通过 IP 核进行存储控制使用 IP 核（如 FIFO、RAM 等）可以灵活配置 M9K 资源。可 ..."
回答了问题 2024-10-14 20:51

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"AG32 FPGA 的 Block RAM 资源：M9K 使用概述 AG32 FPGA 包含了 4 个 M9K 块，每个 M9K 块的容量为 8192 bits，总计为 4 个 M9K（4K bytes）。这使得 AG32 的内部存储非常适合嵌入式应用，能够有效地利用片上资源 ..."
回答了问题 2024-10-14 20:49

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"时钟的限制上边提到的倍频后PLL 目标值，其数值关系需要满足： PLL=HSE*X／Y，X，Y 皆为整数 PLL 小于1200MHZ。所有的设置频率必须能被这个最终PLL 整除。举例：mcu 主频100M，系统用了MAC(50M)，系统用了USB(60M ..."
回答了问题 2024-10-14 20:49

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"FPGA时钟配置整颗芯片只有一个PLL 倍频模块（mcu 和cpld 共用）。倍频分频操作是封装在系统内部的（用户无须也不能控制这个时钟树）。时钟配置时钟的配置在VE文件中完成 SYSCLK 200 BUSCLK 100 HSECLK 8 其中SY ..."
回答了问题 2024-10-12 09:24

11114

RISC-V MCU 技术社区送福利啦！参与每日打卡即可获得开发板福利

小伍
工程师 TT

"#崭新的十月，与国同庆#10月12日学习AG32中fpga的片内ram"
回答了问题 2024-10-10 08:43

11114

RISC-V MCU 技术社区送福利啦！参与每日打卡即可获得开发板福利

小伍
工程师 TT

"#崭新的十月，与国同庆# 学习AG32的fpga编程"
收藏了帖子 2024-10-9 18:48

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

非常感谢电子发烧友和AGM提供的这次测评机会。之前也了解过AGM家的MCU FPGA，觉得肯定很强大，但是一直没有机会使用到。这次终于有机会了。项目计划本次测评计划基于AG32开发板设计一个简易的逻辑分析仪，具体如下 ...

来源：RISC-V MCU技术社区标签： AG32 FPGA
回答了问题 2024-10-9 10:56

11114

RISC-V MCU 技术社区送福利啦！参与每日打卡即可获得开发板福利

小伍
工程师 TT

"#崭新的十月，与国同庆#打卡第一天，来学习学习"
回答了问题 2024-10-9 10:44

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"FPGA点亮LED 1 下面以点LED灯为例进行进行fpga使用的介绍。首先修改VE文件如下 SYSCLK 200 BUSCLK 100 HSECLK 8 LED1 PIN_34:OUTPUT # LED1 这里我们将PIN_34接到了LED1信号线上。之后在VS code中点击Prepare L ..."
回答了问题 2024-10-9 10:43

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"5.Supra编译首先打开logic目录下的工程文件之后在菜单栏中依次点击【Tool】-> 【Compile】在打开的界面中点击【Run】按钮编译成功后，会弹窗提示：Compile design example_board done with code 0。然后在log ..."
回答了问题 2024-10-9 10:42

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"4.工程转换打开Quartus 的tools->TCL Scripts，如下图所示：打开TCL Scripts窗口后，选中af_quartus.tcl并点击run。这个转换的过程，顺便进行了cpld 工程的编译。第一次导入工程，必须执行以上方式来转换。后 ..."

上一页 123 4 5 6 / 6 页下一页

ta 的专栏

关注

粉丝

谁来看过他

aquamanfeng
高级工程师大连理工大学
Duke
运营电子发烧友
jf_36690210
zhangfen137
系统架构师 LC
张映璇
市场深圳市欣阳电子有限公司

搜索历史

站长推荐 /6