发 帖  
  • 发布了文章 6 天前
    DFT Design For Test,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。...
    0
    178次阅读
    0条评论
  • 发布了文章 7 天前
    栅极参数设计是通过理论计算或建模仿真,模拟器件的开关状态,掌握其动态特性。常用的仿真软件有ANSYS和MATLAB等,其核心还是理论计算。...
    0
    96次阅读
    0条评论
  • 发布了文章 7 天前
    SmartNIC智能网卡/DPU数据处理引擎的下一跳ConnectX-8/BlueField-4目标速率为 800G,与1.6T Quantum和Spectrum-X配套的SmartNIC和DPU的路标仍不明晰,NVLink5.0和NVSw...
    0
    167次阅读
    0条评论
  • 发布了文章 2024-4-23 16:17
    PDK 提供了开发平面芯片所需的适当详细程度,将设计工具与制造工艺相结合,以实现可预测的结果。但要让该功能适用于具有异构小芯片的PDK,要复杂很多倍。...
    0
    130次阅读
    0条评论
  • 发布了文章 2024-4-19 11:46
    凸点金属化是为了将半导体中P-N结的性能引出,其中热压倒装芯片连接最合适的凸点材料是金,凸点可以通过传统的电解镀金方法生成,或者采用钉头凸点方法,后者就是引线键合技术中常用的凸点形成工艺。...
    0
    151次阅读
    0条评论
  • 发布了文章 2024-4-18 11:21
    功率循环加速老化试验中,IGBT 器件失效模式 主要为键合线失效或焊料老化,失效模式可能存在 多个影响因素,如封装材料、器件结构以及试验条 件等。...
    1
    96次阅读
    0条评论
  • 发布了文章 2024-4-17 11:37
    WAT需要标注出测试未通过的裸片(die),只需要封装测试通过的die。 FT是测试已经封装好的芯片(chip),不合格品检出。WAT和FT很多项目是重复的,FT多一些功能性测试。WAT需要探针接触测试点(pad)...
    0
    98次阅读
    0条评论
  • 发布了文章 2024-4-16 12:01
    中央处理器(CPU)是一块超大规模的集成电路,是一台计算机的运算核心和控制核心。它的功能主要是解释计算机指令以及处理计算机软件中的数据,这也是迄今为数不多无法山寨的物品。...
    0
    137次阅读
    0条评论
  • 发布了文章 2024-4-9 14:05
    4 月 7 日消息,瑞莎科技近日推出 Radxa Rock 5C / Rock 5C Lite 开发板,搭载瑞芯微 RK3588S2 / RK3582 芯片,售价 29.9 美元(IT之家备注:当前约 216 元人民币)起。...
    0
    278次阅读
    0条评论
  • 发布了文章 2024-4-8 11:04
    元EV电池采用独立铝制托盘,安装于底盘下,电池采用三元锂离子电池,容量为43. 2kWh,电池包能量密度为127Wh/kg,全部为比亚迪自制。...
    0
    166次阅读
    0条评论
  • 发布了文章 2024-4-7 12:46
    三菱电机总裁Kei Urushima表示,联合开发将以"从Coherent接收衬底,采用我们的技术,然后将其返还给Coherent"的形式进行。...
    0
    351次阅读
    0条评论
  • 发布了文章 2024-4-7 10:41
    X-Silicon 的芯片与其他架构不同,其设计将 CPU 和 GPU 的功能结合到单核架构中。这与 Intel 和 AMD 的典型设计不同,后者有独立的 CPU 核心和 GPU 核心。...
    0
    131次阅读
    0条评论
  • 发布了文章 2024-4-2 11:39
    内存由 DRAM 和 NAND 产品组成,对于自 1993 年以来成为全球最大内存制造商的三星来说,最为重要。虽然该公司始终只公布 DS 部门的盈利,但内存业务是其最重要的部门,占整个公司的营收比重。...
    0
    147次阅读
    0条评论
  • 发布了文章 2024-4-2 10:33
    硬氪获悉,矽迪半导体(苏州)有限公司(以下简称「矽迪半导体」)2023年9月完成数千万天使轮融资,九合创投领投。本轮资金将主要用于产品的研发和生产。...
    0
    260次阅读
    0条评论
  • 发布了文章 2024-3-27 09:40
    在多 GPU 系统内部,GPU 间通信的带宽通常在数百GB/s以上,PCIe总线的数据传输速率容易成为瓶颈,且PCIe链路接口的串并转换会产生较大延时,影响GPU并行计算的效率和性能。...
    0
    375次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 53 次赞同

    获得 0 次收藏

谁来看过他

关闭

站长推荐 上一条 /6 下一条

返回顶部