发 帖  
  • 发布了文章 2022-3-30 14:12
    数据类型是我们使用C++编程时必须明确的一项内容。针对AI Engine,这一点尤为重要。因为不同的数据类型所支持的运算是不同的。...
    0
    1308次阅读
    0条评论
  • 发布了文章 2022-3-15 17:20
    评估graph的性能对于kernel接口设计有着非常重要的意义。我们仍以前一篇文章中提到的工程为例。有三种方法可以评估graph的性能。...
    0
    2651次阅读
    0条评论
  • 发布了文章 2022-3-15 15:30
    对Kernel进行性能分析需要对其进行仿真,同时还要用到Vitis Analyzer。为便于说明,我们以一个简单的Vitis工程为例。这个工程中有两个kernel,相应的代码如下图所示。 kernel 1有一个输入两个输出。输入使用wi...
    0
    2466次阅读
    0条评论
  • 发布了文章 2022-3-9 15:47
    至此,我们可以看到AI Engine有三种数据源:存储单元、AXI4-Stream和级联接口。因此,编程时需要充分了解AIE的数据访问能力:2个32位AXI4-Stream输入,2个32位AXI4-Stream输出,1个384位级联Stre...
    0
    4141次阅读
    0条评论
  • 发布了文章 2021-12-7 16:17
    Vivado提供了多种Synthesis策略和Implementation策略,用户可以直接使用这些策略。尤其是希望通过扫描策略的方式实现时序收敛时,直接使用这些预定义的策略会很方便快捷。本质上,策略之间的差异是一些选项的不同造成的。以Im...
    0
    5294次阅读
    0条评论
  • 发布了文章 2021-11-18 16:17
    Vivado提供了多种Synthesis策略和Implementation策略,用户可以直接使用这些策略。尤其是希望通过扫描策略的方式实现时序收敛时,直接使用这些预定义的策略会很方便快捷。本质上,策略之间的差异是一些选项的不同造成的。以Im...
    0
    3909次阅读
    0条评论
  • 发布了文章 2021-11-9 09:43
    谈到BDC(Block DesignContainer)就不得不提IPI(IP Integrator)。IPI常被翻译为“IP集成器”,也是有道理的。它提供了一种“图形化+模块化”的设计方式。若用过Simulink或者System Gene...
    0
    6197次阅读
    0条评论
  • 发布了文章 2021-10-30 10:33
    采用SystemVerilog进行仿真则更容易生成随机数,而且对随机数具有更强的可控性。对于随机变量,在SystemVerilog中可通过rand或randc加数据类型的方式定义。rand表明该变量为随机变量,且在指定范围内服从均匀分布;r...
    0
    12509次阅读
    0条评论
  • 发布了文章 2021-9-12 15:15
    Vivado License Manager在使用Vivado License Manager时,如果通过如下图所示方式指定license的路径时,要保证路径仅包含ASCII字符而没有中文字符。 Vivado Synthesis Hangs...
    0
    7411次阅读
    0条评论
  • 发布了文章 2021-9-2 15:09
    Virtex UltraScale+部分芯片中集成了HBM(High Bandwidth Memory)。HBM的容量最小为8GB,最大可达16GB,极大地增强了存储带宽。 先从芯片结构角度看,对比VU13P和VU37P,把VU13P的SL...
    0
    4759次阅读
    0条评论
  • 发布了文章 2021-7-6 17:22
    什么是关键路径? 关键路径分为两类:一类是时序违例的路径,主要是建立时间违例; 另一类是时序没有违例,但逻辑级数较高的路径。当然,第一类路径中可能会包含第二类路径。 对于第一类路径,其违例的原因无外乎逻辑延迟太大、线延迟太大或者时钟Skew...
    0
    6925次阅读
    0条评论
  • 发布了文章 2021-6-23 15:06
    一旦创建矩阵,如果需要获取矩阵中的某个或某些元素,就需要用到索引。这里我们先以一个一维矩阵(也就是向量)为例,看看Python中元素索引的特征和规律。向量元素为1~5,对应的索引为0~4,可见起始地址为0,这称之为正向索引。也可以从最后一个...
    0
    3635次阅读
    0条评论
  • 发布了文章 2021-6-15 14:26
    首先我们看一下如何在Vivado下设置BITSTREAM配置信息。这可以在综合之后进行。借助如下操作: 打开综合后的设计 依次点击Tools-》 Edit Device Properties 会弹出如下界面。 在这个界面的左侧部分,相当于主...
    0
    7780次阅读
    0条评论
  • 发布了文章 2021-6-11 17:37
    Python提供了很多函数可以快速创建矩阵。...
    0
    16478次阅读
    0条评论
  • 发布了文章 2021-5-14 09:17
    作为Xilinx 7nm芯片,Versal在架构上与前一代芯片UltraScale相比有诸多不同,这里我们就来看看都有哪些不同。 时钟资源 从时钟Buffer角度看,多了一种BUFG_FABRIC,专门用于驱动高扇出网线,从而降低了BUFG...
    0
    4069次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 3 次赞同

    获得 0 次收藏
关闭

站长推荐 上一条 /9 下一条

返回顶部