发 帖  
  • 发布了问题 2018-6-22 09:56

    5

    在编写testbench进行测试之后,输入信号始终保持不变这是为什么呢`timescale 1ns/1ns `define clock_period 20 module BCD_tb; reg        clk; reg        rst_n; reg ...
    来源:FPGA|CPLD|ASIC论坛 标签: FPGA仿真
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部