发 帖  
经验: 积分:2272
学生 中科驭数
北京 海淀 设计开发工程师
  • 回答了问题 2020-4-9 20:27

    ISE烧写程序的过程中iMPACT闪退要怎么解决呢?

    学生
    大概率是系统和软件兼容性的问题。换台电脑试一下。 单位系统是64位的XP和WIN7,几十台电脑都没这个问题(没有任何文件替换的方式)。
  • 回答了问题 2020-4-6 14:22

    洞洞板焊接

    学生
    是。 另外,假如你说的器件接地指的的是大地,还需要把电源负极接到接地柱/接地桩上。理论上讲这种情况比较少见。
  • 回答了问题 2020-4-6 12:52

    新手 quarters ll 13.0调用modelsim仿真报错,一直找不到问题

    我复制你的代码,直接进行功能仿真没有任何问题,所以要查找你这边软件设置或者软件关联的问题。 平时我很少用modelsim,软件环境是Xilinx_FPGA的开发软件vivado2019.1自带sim工具。 01.建议你查看以往的仿真工程能 ...
  • 回答了问题 2020-4-5 17:45

    新手 quarters ll 13.0调用modelsim仿真报错,一直找不到问题

    可能是操作问题: 01.两个警告warning,直接看第二个,显示I/O分配未完成。这个warning直接导致第一个error。 02.第一个error显示25个pins未准确分配,它由“01”描述的warning导致。 03.缺少Synopsys的引脚约束文件 ...
  • 回答了问题 2020-4-5 15:05

    求助各位大神关于nand flash控制器设计中CPU传输过来的指令问题

    学生
    01.文章把你带入了一个误区,就是NAND和CPU之间必须有一个控制器。实际不是这样的。 02.我只描述FPGA对NAND的读写控制。 a.FPGA和NAND的连接:PCB直连,注意电平匹配。中间不需要任何IC芯片。 b.读/写,发送指令信息 ...
  • 回答了问题 2020-4-4 23:49

    quartus交通信号灯开关用input出错

    你发的内容有点多,程序和文件如果方便的话发我邮箱里看下,
  • 回答了问题 2020-4-2 22:26

    求助

    学生
    等清明给你答案。 提供一个思路:Verilog实现2x2数组的定义 reg [1:0] data_1[1:0];
  • 回答了问题 2020-4-2 15:48

    求助

    学生
    //---------- 00.前提说明 个人使用vivado自带的仿真工具完成array_a和array_b的乘法运算,结果写入array_axb中。 同时有一点要说明,不同的人对verilog实现矩阵运算的理解不同,我的理解是用二维数组array代替二维 ...
  • 回答了问题 2020-4-1 17:45

    关于CPLD和SRAM的连接问题

    学生
    01. 两张图的连接方式无区别,应用场景有区别。 02. 个人感觉,第一张图里的SRAM存储器连接方式有问题,即单向箭头应改为双向箭头,表示数据的write和read。第二张图的高速存储器可以舍掉,即调用CPLD内部资源进行数 ...
  • 回答了问题 2020-3-31 15:44

    基于vhdl数字频率计

    学生
    参考如下: https://wenku.baidu.com/view/e01250ad2af90242a895e598.html https://wenku.baidu.com/view/7eb9b55db4daa58da1114a08.html 或者自行搜索。先看一下原理,再提进一步的问题。 ...
  • 回答了问题 2020-3-31 10:56

    求助各位大神关于flash输入时钟的问题

    学生
    clkb时钟是总线时钟分频得到。NAND不会自己产生时钟,别乱想了。
  • 回答了问题 2020-3-28 20:01

    我用quartus设计ccd驱动电路的时候又出错了

    学生
    Error (287127): Text Design File syntax error: 语法错误或者缺少头文件,ERROR建议查看ASSERT, CONSTANT, DEFINE, DESIGN, FUNCtiON, OPTIONS, PARAMETERS, SUBDESIGN, or TITLE was expected。 VHDL我不是很熟 ...
  • 回答了问题 2020-3-27 23:31

    用max+plus2写VHDL的时候出现错误

    学生
    建议把错误信息一起传上来。 考虑一下升级软件吧,quartus-ii,升级软件不存在Libary报错的情况。max+plus2快步入古董行列了。
  • 回答了问题 2020-3-27 10:55

    verilog 按键消抖代码

    工程师 ruige
    首先明确一点,在红框代码中取反运算符~的优先级最高。代码里你对移位的理解是正确的。 常态,keyr=1111;此时,key_neg= 0与1 =0,key_pos= 1与0 =0. 按下,keyr=1110/1100/1000/0000;此时,key_neg= 1与1 =1,k ...
  • 回答了问题 2020-3-24 22:16

    modelsim仿真的模拟波形显示问题

    大学生
    右键点击Xin信号,然后选择analog观察即可,能够看到模拟波形。 针对Verilog的仿真过程,仿真器内部只能处理数字信号。因此搭建仿真工程时,仿真器默认对各个端口、内部变量、参数(parameter)均以数字形式处理, ...
ta 的专栏

成就与认可

  • 获得黄金勋章

    问答被选为最佳答案 93 次
  • 获得 1 次赞同

    获得 8 次收藏

谁来看过他

关闭

站长推荐 上一条 /6 下一条

返回顶部