发 帖  
  • 选中IP核,右键“OPEN IP in Example Design”,我这里是灰色的,那是因为我已经打开过了。...
    0
    3773次阅读
    0条评论
  • 为了更方便的对DDR读写,我们对DDR再次封装成可复用的读写模块。...
    0
    2595次阅读
    0条评论
  • libusb是一个免费的跨平台USB库,本文在windows平台下使用libusb库开发上位机程序与ZYNQ的USB接口进行数据收发测试。libusb可以支持WinUSB驱动,因此为ZYNQ的USB接口设备安装WinUS...
    0
    12838次阅读
    0条评论
  • 在STA中,要分析上游器件和FPGA之间的时序关系就得指定input delay。...
    0
    4302次阅读
    0条评论
  • Aurora 是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议。这为物理层提供透明接口,让专有协议或业界标准协议上层能方便地使用高速收发器。虽然使用的逻辑资源非常少,但 Aurora 能提供低延迟高带宽和高度...
    1
    8851次阅读
    0条评论
  • 使用Jtag Master调试FPGA程序时用到tcl语言,通过编写tcl脚本,可以实现对FPGA的读写,为调试FPGA程序带来极大的便利,下面对FPGA调试过程中常用的tcl语法进行介绍,并通过tcl读FIFO的例子,...
    0
    3584次阅读
    0条评论
  • 对于我们使用Xilinx或其他的成熟IP而言,IP相当于一个黑匣子,内部实现的逻辑功能我们知道,但是控制不了,只能默认OK;一般而言,成熟IP都是经过反复验证和使用,确实没有什么问题。所以,IP能不能用,首先要做的就是确...
    0
    8154次阅读
    0条评论
  • 基于ZYNQ的multiBoot测试...
    0
    7579次阅读
    0条评论
  • 开门见山的说,跟DDR/PCIE/GTX这种复杂的IP相比,Aurora配置那是相当的简单。走着。...
    2
    12380次阅读
    0条评论
  • 在搭建完Block Design以及硬件代码后,生成bit;bit文件生成成功后,点击Export Hardware,导出xsa文件:(xsa做连接使用)...
    0
    6111次阅读
    0条评论
  • 可能很多FPGA初学者在刚开始学习FPGA设计的时候(当然也包括我自己),经常听到类似于”这个信号需要打一拍、打两拍(寄存),以防止亚稳态问题的产生“这种话,但是对这个打拍和亚稳态问题还是一知半解,接下来结合一些资料谈下...
    0
    9364次阅读
    0条评论
  • 多看一些example design之后,你就会发现都是熟悉的配方。...
    0
    5642次阅读
    0条评论
  • 对于AXI4-FULL总线时,握手信号共有5路,包括写地址,写数据,写应答,读地址,读数据。当主机burst写时,每发起一次猝发交易,需要有一笔应答对应。...
    0
    1846次阅读
    0条评论
  • FIFO最常被用来解决写、读不匹配的问题(时钟、位宽),总结下来,其实FIFO最大的作用就是缓冲。既然是缓冲,那么就要知道这个缓存的空间到底需要多大。接下来的讨论,都建立在满足一次FIFO突发传输的基础上。连续无止境的突...
    1
    4136次阅读
    0条评论
  • xilinx的7系列FPGA根据不同的器件类型,集成了GTP、GTX、GTH、GTZ四种串行高速收发器,可以支持多种协议如PCI Express,SATA,JESD204B等。...
    1
    6324次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 15 次赞同

    获得 0 次收藏
关闭

站长推荐 上一条 /9 下一条

返回顶部