发 帖  
  • 发布了文章 2022-2-16 16:21
    Petalinux2020.01 内核DMA驱动调试过程分享...
    0
    7426次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    从官网能够很轻松的下载到vitis的安装包,可以下载Installer进行自动下载安装,也可以下载整个文件的压缩包,通过其中的setup进行安装。...
    0
    4533次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    在IBERT测试中需要注意的有以下两个要点...
    0
    3447次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    Xilinx FPGA MicroBlaze使用AXI 1G/2.5G Ethernet Subsystem(= Tri Mode Ethernet MAC + AXI Ethernet Buffer)以太网IP核驱动RTL8211FD千兆...
    1
    8899次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
      但文中对虚拟时钟的应用介绍的还不够详细,因此这里我们再对虚拟时钟做一个更加细致的介绍。...
    0
    4862次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
      采用FPGA的CARRY4进位单元,每个CARRY4的COUT连接到下一个CARRY4的CIN,这样级联起来,形成延时链;每个COUT做为抽头输出到触发器,通过本地时钟进行数据采样。假定每个延时链的延时是固定的(最后需要标定),可通过采...
    0
    7185次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    前提:各个IP核的初始化和配置过程确认正确。...
    0
    4777次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    本文介绍目前常见的几种可以提高机器学习模型的可解释性的技术,包括它们的相对优点和缺点。...
    0
    6079次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    一个工程师有关FPGA项目的9个感言...
    0
    2699次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    Petalinux 加速axi-dma内核驱动缓冲区读过程...
    0
    4996次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    基于ZYNQ的multiBoot测试...
    0
    7580次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    在搭建完Block Design以及硬件代码后,生成bit;bit文件生成成功后,点击Export Hardware,导出xsa文件:(xsa做连接使用)...
    0
    6114次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    对于AXI4-FULL总线时,握手信号共有5路,包括写地址,写数据,写应答,读地址,读数据。当主机burst写时,每发起一次猝发交易,需要有一笔应答对应。...
    0
    1846次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    面积通常指一个设计消耗FPGA/CPLD的逻辑资源的数量,通常用可消耗的FF(触发器)和LUT(查找表)来衡量。速度指设计在芯片上稳定运行所能达到的最高频率,这个频率由设计的时序状况来决定,以及设计满足的时钟要求...
    0
    1350次阅读
    0条评论
  • 发布了文章 2022-2-16 16:21
    模块复用是逻辑设计人员必须掌握的一个基本功,通过将成熟模块打包成IP核,可实现重复利用,避免重复造轮子,大幅提高我们的开发效率。...
    0
    3575次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 15 次赞同

    获得 0 次收藏
关闭

站长推荐 上一条 /9 下一条

返回顶部