发 帖  
经验: 积分:358
总经理 深圳明德扬科技有限公司
广东省 广州市 技术支持
  • 明德扬有完整的时序约束课程与理论,接下来我们会一章一章以图文结合的形式与大家分享时序约束的知识。要掌握FPGA时序约束,了解D触发器以及FPGA运行原理是必备的前提。今天第一章,我们就从D触发器开始讲起。...
    0
    6033次阅读
    0条评论
  • 明德扬的JESD204B采集卡项目综合上板后,可以使用上位机通过千兆网来配置AD9144和AD9516板卡,实现高速ad采集。最终可以在示波器和上位机上采集到设定频率的正弦波。本文重点介绍JESD204B时钟网络。...
    0
    2376次阅读
    0条评论
  • 某无人机项目4路MIPI技术方案;调试助手打印出来的图像信息,图中可以显示已经正确地接收了77224帧,共运行了约1小时,丢帧为11(注意,此处丢帧是上电后同步时的丢帧,之后处于稳定运行状态。)...
    0
    1611次阅读
    0条评论
  • 接触过FPGA高速数据采集设计的朋友,应该会听过新术语“JESD204B”。这是一种新型的基于高速SERDES的ADC/DAC数据传输接口。随着ADC/DAC的采样速率变得越来越高,数据的吞吐量越来越大,对于500MSP...
    0
    6349次阅读
    0条评论
  • 明德扬MP5650核心板-工业级 KINTEX-7 FPGA 芯片325T/410T 相对较低的成本实现超高的性能...
    0
    5646次阅读
    0条评论
  • 很多读者对于怎么进行约束,约束的步骤过程有哪些等,不是很清楚。明德扬根据以往项目的经验,把时序约束的步骤,概括分成四大步...
    1
    6236次阅读
    0条评论
  • 为什么要学习FPGA?前景好?薪酬高?没有所谓的中年危机?国家政策大力扶持?为国家技术发展贡献力量?……每个人选择一门技术都有其中的理由,学习FPGA,可以是上面的任何一个理由,可以是其他理由,如果能结合个人的兴趣就最好...
    0
    3777次阅读
    0条评论
  • FPGA 深度开发课程

    2022-6-21 06:50
    主题 1:VIVADO 开发流程和资源评估  学习目标:  1、掌握 VIVADO 开发流程 2、掌握 VIVADO 的在线调试流程 3、掌握资源评估的方法 学习内容:  1、开发流程:新建工程、添加代码、添加 IP 核...
    0
    597次阅读
    0条评论
  • 答:DR3和RAM一样,是一个存储器件,它的每个内部单元都存储了当前的数据状态值。...
    0
    1672次阅读
    0条评论
  • 【问题11.31】如果我这里有两个9144芯片,他们之间如何同步呢? 答:1. 时钟同步,采用同一个时钟芯片,由这个时钟芯片产生多路时钟给这些AD9144,由于时钟源是相同的,所以时钟都是一样的。这样可以保证时钟的同步。...
    0
    1413次阅读
    0条评论
  • 明德扬整理了的同学们提出的问题,本帖将所有问题进行一个汇总,大家可以从这里找到您想要学习或疑惑的问题,然后进入对应的汇总贴进行学习。为方便您随时找到答案,敬请您收藏本网址!MDY专题课产品交流【汇总贴】_FPGA-明德扬...
    0
    1319次阅读
    0条评论
  • 【问题9.1】 PCIE视频教程是否有讲简单的pio数据交互?...
    0
    2573次阅读
    0条评论
  • 【问题8.1】 VIVADO的时钟约束向导,常无法找到时钟,如下图所示,位置1中应该要识别出时钟。...
    0
    2716次阅读
    0条评论
  • 答:本课程讲述的是千兆网,对于百兆网来说,UDP IP MAC和ARP协议都是相同的,...
    0
    1497次阅读
    0条评论
  • 【问题2.1】计数器练习的9.4节中,第二个计数器的代码为什么是计30个呀?我认为应该是3*(8+1)+2=29个。...
    0
    503次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 7 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /9 下一条

返回顶部