发 帖  
经验: 积分:35
学生 中国计量大学
浙江省 杭州市 学术研究/学生
  • 3

    学生
    我在做一个FPGA的片外SDRAM读写功能的开发,参考了特权老师的verilog代码。 背景: 片外SDRAM采用的是HY57V561620FT-HI,模块当中利用100K时钟产生数据流,利用20M时钟进行读写控制操作。 自刷新控制时间是7.5μs, ...
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部