钱杨静的主题_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

钱杨静

经验：积分：148

查看完整档案 >>

+关注发私信

主题 15 回帖 5

0

通过对元件摆放及布局抑制PCB电路板的电磁干扰

jiecai5388

在开关电源PCB设计中，电磁干扰可谓是一个令工程师们头痛的问题！在设计好电路结构和器件位置后，PCB的EMI把控，对于整体设计非常重要。那么如何避免开关电源当中的PCB电磁干扰呢？今天小 ...

来源：电力电子技术
0

基于VNC2的设计和应用解析

jiecai5388

VNCLO-MB1A，基于Vinculum II的Vinco开发模块，VNC2双USB主/从IC。 Vinco被设计为基于VNC2的设计和应用的原型平台。通过移植固件以在VNC2 IC上运行，Vinco也可以与许多现有的Arduino屏蔽一起使用。该模块采用VNC ...

来源：工程资源中心
2

元器件研究门户PartQuest的使用

jiecai5388

若能直接从元器件分销商处获得所需的所有最新最好的元器件数据，从而避免元器件问题，岂不美哉？想象一下，您知道所需零件编号有存货，并且零件有现成的逻辑和封装符号，可直接用在设计中。本白皮书描述了 Mentor G ...

来源：PADS技术论坛
0

业界首款PCI Express多通道接收器一致性测试套件

jiecai5388

Industry’s First PCI Express Multi-Lane Receiver Compliance Test Suite

来源：是德科技
0

89650S具有高性能频谱分析功能的宽带矢量信号分析仪系统技术概览

jiecai5388

89650S 具有高性能频谱分析功能的宽带矢量信号分析仪系统技术概览

来源：是德科技
0

PCI Express逻辑分析仪探测设计指南

jiecai5388

This document provides the information needed by platform and system design teams to integration of Logic Analyzer Probing for PCI Express into their designs.

来源：是德科技
0

如何通过本地网络共享的思想实现linux虚拟机联网

jiecai5388

有时候我们在自己的本机上，想装一个linux虚拟机玩一玩，如果linux不能连网，在安装软件的时候，不太方便。可以通过本地网络共享的思想实现linux虚拟机联网。 ...

来源：Linux论坛
0

RC、RCD、LC等吸收电路设计抑制浪涌电流

jiecai5388

基于开关电源的尖峰吸收电路设计

来源：无线充电
0

能自动调高和调低功率电路过流保护水平的应用电路

jiecai5388

过流保护电路 - 自动限流调节保护功率开关

来源：无线充电
0

安捷伦130万像素CMOS图像传感器可大幅减少噪声

jiecai5388

　　安捷伦科技(Agilent Technologies)日前推出一款采用增强(EP, Enhanced-Performance)型像素结构的130万像素单芯片CMOS图像传感器，它可使手机和电脑装置在任何照明环境下都能拍出更清晰、更生动的彩色图像。这款 ...

来源：电力电子技术
0

N9322C基本频谱分析仪手册

jiecai5388

Configure your N9322C basic spectrum analyzer (BSA) for more measurement capabilities and enhanced performance.

来源：是德科技
2

请问在官网下载的资料要用Cadence的哪个版本打开16.2如何设置可以打开？

jiecai5388

还请多指教！

来源：TI论坛
1

可调光 10W LED 驱动器PMP6008技术资料下载

jiecai5388

描述 This TPS92560 reference design presents the TPS92560 controller driving a 220V string of LEDs at 45mA in a boost configuration. It is compatib ...

来源：工程资源中心
0

基于AT89C51单片机的水塔水位控制的设计与实现

jiecai5388

pdf文件下载：基于AT89C51单片机的水塔水位控制的设计与实现.pdf

来源：单片机学习小组
0

Verilog HDL实现数值比较器

jiecai5388

两位无符号二进制数比较器 module Verilog(Y,A,B); input [1:0] A ; wire [1:0] A ; input [1:0] B ; wire [1:0] B ; output [2:0] Y ; reg [2:0] Y ; always @ (A or B) begin ...

来源：FPGA 学习小组