黄淳的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

黄淳

经验：积分：111

查看完整档案 >>

+关注发私信

他的提问 34 他的回答 899 去回答

回答了问题 2020-6-19 10:20

virtex-5能支持NIM信号还是TTL？

wyerywsfsf

lalobegar写道：我有另一个问题。 TTL和SVTTL之间的主要区别是什么？这只是电压等级？没有“SVTTL”这样的东西。 ----------------------------是的，我这样做是为了谋生。 ...
回答了问题 2020-6-19 08:33

在编程文件生成时遇到DRC错误怎么办

香奈儿苦苦奶茶

maszoka写道：的Gabor，我试过这个技术，但工具没有将重置源识别为ACTIVE信号（无论可能是什么）。 BTW我的FIFO由MMCM的锁定复位，因此在我的情况下，这种持续的PWRON复位不是必需的。 Xilinx支持人们，以及“以此 ...
回答了问题 2020-6-19 07:31

在编程文件生成时遇到DRC错误怎么办

香奈儿苦苦奶茶

russ.dill写道：这与Virtex-6 LXT有关。我尝试过短暂的重置，它确实有效，但它会产生定时错误。它是一个异步FIFO，具有慢速时钟和快速时钟。检查数据表，看看复位是否在FIFO内部与其中一个时钟同步。您可能需要 ...
回答了问题 2020-6-19 07:06

在编程文件生成时遇到DRC错误怎么办

香奈儿苦苦奶茶

russ.dill写道：我在编程文件生成时遇到DRC错误：错误：PhysDesignRules：2022 - 在块::>上发生引脚连接和/或配置问题。 RST引脚应始终具有用于FIFO操作的ACTIVE信号。我已将FIFO的RST端口连接到0，（。RST（1'b ...
回答了问题 2020-6-18 13:03

如何实现这个以及如何为此编写vhdl代码

jfgsdfa

umamahe写道：您可以使用DCM。您可以使用核心生成工具进行时钟分频和乘法运算，以获得所需的时钟输出。有关详细信息，请参阅以下链接文档 http://www.xilinx.com/support/documentation/user_guides/ug070.pdf ht ...
回答了问题 2020-6-18 12:33

如何实现这个以及如何为此编写vhdl代码

jfgsdfa

studentofdsi写道：嗨，我正在使用virtex 4 ml403评估板。系统时钟频率为100MHZ，我正在连接ADC到这个fpga板。 ADC的时钟要求是500khz，我需要将fpga的系统时钟分为500khz，这样我就可以将它用作ADC的输入时钟。 ...
回答了问题 2020-6-18 11:00

什么是Vertex XC4VSX35 FPGA的RAM 16s

hfjydz2013

gszakacs写道： bassman59写道：小写的''表示复数。（值得庆幸的是，论文作者没有使用完全不正确的撇号来表示复数。） “RAM16”是Virtex 4的RAMB16模块的略微不正确的符号，当然它是Block RAM（BRAM）。但是这 ...
回答了问题 2020-6-18 10:35

什么是Vertex XC4VSX35 FPGA的RAM 16s

hfjydz2013

robertwilliam写道：嗨，我读了一篇使用Virtex SX35的论文。它有一个关于使用资源的表格。我无法弄清楚RAM 16s的含义。你可以帮帮我吗？小写的''表示复数。（值得庆幸的是，论文作者没有使用完全不正确的撇 ...
回答了问题 2020-6-17 17:04

怎么将Virtex-6 FPGA连接到具有串行LVDS接口的ADC？

easonl

shengwuei写道：嗨bassman59我不明白你的意思，你能解释一下吗？ADC的LVDS输出时钟频率可以计算为：采样率x位宽/ 2A和ADC的时钟频率等于采样率，谢谢。这与时钟到数据输出时间无关。 RTFDS。 -------------------- ...
回答了问题 2020-6-17 16:31

怎么将Virtex-6 FPGA连接到具有串行LVDS接口的ADC？

easonl

ADC的时钟输出与时钟频率无关。 ----------------------------是的，我这样做是为了谋生。
回答了问题 2020-6-17 15:37

如何实现一个使用V5上至少80％可用切片的设计

jr3367

marahman写道：真正。但是任何有关如何轻松填充逻辑的想法......任何可以用来实现高逻辑用途的启动器设计？非常感谢你的贡献。谢谢， *** 大fscking柜台？ ----------------------------是的，我这样做是为了谋 ...
回答了问题 2020-6-17 12:19

请问两个相同的FPGA有不同的阻抗这是正常的吗？

sunguodong

yijianfeixue写道：嗨，我也测量阻抗，它也差不多0.6欧姆，它就像你一样。你找到了导致这种情况的原因吗？或者你找到了真正的原因吗？希望你的回复谢谢测试引线的电阻约为0.6欧姆。我想我们试图说你的董事会上的 ...
回答了问题 2020-6-17 12:05

在Virtex-5 FPGA中如何使用BRAM代替SRAM

testd001zz

syedhuqa写道：嗨，我正在开发一个项目，我们正在使用Virtex-5 FPGA从ADC捕获信号，样本存储在128K x 256 SRAM上，数据样本由PC采集。我相信Virtex-5为BRAM提供了一个选项，虽然我知道深度远不及SRAM提供的，但是 ...
回答了问题 2020-6-17 11:58

请问两个相同的FPGA有不同的阻抗这是正常的吗？

sunguodong

gszakacs写道： [编辑]如果您只是一起触摸探头，您的仪表读取的值是多少？我的读数约为0.6欧姆:) ----------------------------是的，我这样做是为了谋生。
回答了问题 2020-6-17 11:38

请问两个相同的FPGA有不同的阻抗这是正常的吗？

sunguodong

好吧，假设您没有炸毁FPGA，请记住，当在电源上放置一个欧姆表时，您还要测量旁路电容的阻抗。并且仪表对这些旁路电容器充电，这些电容器充电的速率取决于总电容，ESR和许多其他因素。简而言之，通过在电源上放一 ...

上一页 1 2 345 6 7 8 9 10 ... 60 / 60 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /9