发 帖  
  • 回答了问题 2018-6-21 10:31

    C6671接口问题

    FPGA这侧的SRIO IP需要FPGA供应商提供。 已有很多客户实现了DSP和Altera, Xilinx FPGA通过SRIO通信。 DDR3接口不能接同步静态存储器。
  • 回答了问题 2018-6-21 09:49

    C6671接口问题

    是的, 对于每一个接口支持的具体存储器类型,请参考DDR3和EMIF16的user guide文件
  • 回答了问题 2018-6-21 09:12

    C6671接口问题

    Hi Riva Huang, 可以通过SRIO接口跟FPGA连,这个实现已经很成熟; 或者Hyperlink接口,这种方式实验FPGA这边的logic还没有ready, 具体情况见下面链接。 e2e.ti.com/.../618752.aspx; DDR3接口不支持异步接口; EMIF ...
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部