张奥的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

发帖

张奥

经验：积分：126

查看完整档案 >>

+关注发私信

他的提问 45 他的回答 407 去回答

回答了问题 2020-6-16 13:45

如何使用VIRTEX4（XC4VSX35-11FF668）设计了一块电路板

Jaionm

嗨，你的设计做什么？ Outputson GPIO取决于任何输入还是您使用恒定脉冲/逻辑驱动它们？ -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜 ...
回答了问题 2020-6-15 10:14

扩展Virtex-5 SEU控制器和新一代Virtex-5SEUController哪里找

jghgfdssas

嗨，请检查以下链接是否有帮助 http://www.xilinx.com/support/documentation/application_notes/xapp864.pdf http://www.xilinx.com/support/documentation/application_notes/xapp538-soft-error-mitigation-esse ...
回答了问题 2020-6-3 11:44

mini板的ucos/GUI如何移植

加大发发

移植固件库 ucgui 带触摸屏带ucos II.7z 这个编译后会出现 .\output\obj\yizhi.axf: error: L6050U: The code size of this image (70392 bytes) exceeds the maximum allowed for this ver ...
回答了问题 2020-5-22 14:55

是否有Xilinx提供的视频LVDS发送器/接收器IP内核

a无生a

@monica_nav 这可能有所帮助 http://www.xilinx.com/support/documentation/application_notes/xapp585-lvds-source-synch-serdes-clock-multiplication.pdf -------------------------------------------------- - ...
回答了问题 2020-5-22 14:42

是否有Xilinx提供的视频LVDS发送器/接收器IP内核

a无生a

@monica_nav 这可能有所帮助 http://www.xilinx.com/support/documentation/application_notes/xapp585-lvds-source-synch-serdes-clock-multiplication.pdf -------------------------------------------------- - ...
回答了问题 2020-4-30 09:41

srio协议将数据从我的模块发送到其他模块怎么实现？

BEIBEIXIN

@lokeshreddy 没有中断，你可以使用门铃，使用信息部分作为参考 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索，您可能会找到相关信息 ...
回答了问题 2020-4-26 14:28

VIVADO 2016.1怎样才能实现DDR4内存？

hwjj940056201

@lperezmo 您可以使用自定义partcsv并将不存在的内存部分输入到MIG GUI中。请查看以下链接了解更多详情 http://www.xilinx.com/support/answers/63462.html 希望这可以帮助 -Vanitha ----------------------------- ...
回答了问题 2020-4-26 14:10

VIVADO 2016.1怎样才能实现DDR4内存？

hwjj940056201

@lperezmo 您可以使用自定义partcsv并将不存在的内存部分输入到MIG GUI中。请查看以下链接了解更多详情 http://www.xilinx.com/support/answers/63462.html 希望这可以帮助 -Vanitha ----------------------------- ...
回答了问题 2020-4-26 13:08

请问Xilinx FIFO支持virtex5吗？

aacool

@ u24c02 以下讨论可能有所帮助，您可以添加.ngc并检查吗？ https://forums.xilinx.com/t5/Implementation/NgdBuild-604-Error-for-Coregen-IP/td-p/283748 https://forums.xilinx.com/t5/Welcome-Join/ERROR-NgdBui ...
回答了问题 2020-4-26 09:03

启动chipcope进行调试出现等待核心武装，缓慢或停止时钟如何解决？

letian575

@ us000072 请打开您实施的设计并检查ILA是否与预期时钟正确连接如果连接正确，我怀疑板上的时钟可能因任何原因而卡住，或者FPGA中的时钟模块可能处于复位状态。您可以输出时钟并重置为用户IO并在范围内验证它们。 ...
回答了问题 2020-4-23 10:43

PICKIT4来了吗？是否应该得到PICKIT3。

wen58452035

也要说同样的话我敢肯定我问过MASTERs编程室的一位应用工程师，他们说他们明年才发布ICD4。所以不要担心PICTIT3很快就会过时。
回答了问题 2020-4-23 10:16

请问zynq-7000能支持16G RDIMM吗？

lihan19840814

@ harding99 我能够为ZC706为16G RDIMM生成MIG，我进行了双重检查，并且top leve文件中存在col_width = 11。我使用了Vivado 2016.1 我还验证了示例设计的网表，并且可以确认正确地传播了col_width = 11。我已附上 ...
回答了问题 2020-4-23 09:45

请问zynq-7000能支持16G RDIMM吗？

lihan19840814

@ harding99 你可以在这里上传你的压缩项目来检查我的结尾吗？ -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索，您可能会找到相关信息 ...
回答了问题 2020-4-23 09:18

请问zynq-7000能支持16G RDIMM吗？

lihan19840814

@ harding99 你写道：“但是在合成和实现之后内存细节发生了变化。（截图已附上）” 这是第一次还是第二次拍摄？在综合和查看GUI中的不同部分后，您是否尝试在项目中自定义MIGIP？但它看起来内存部分在两个情况下 ...
回答了问题 2020-4-22 10:34

哪里可以找到Virtex7 PCIE_3_0的DRP地址映射？

lgjmjx

pg054-7series-pcie属于PCIE_2_1块。我需要它用于PCIE_3_0块。

1 ...上一页 3 4 5 6 789 10 11 12 ... 28 / 28 页下一页

ta 的专栏

关注

粉丝

关闭

站长推荐 /6

返回顶部

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航