李淑嘉的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

发帖

李淑嘉

经验：积分：176

查看完整档案 >>

+关注发私信

他的提问 59 他的回答 232 去回答

回答了问题 2019-1-2 12:31

AD9914跳频时保持零相位配置方法是什么

yx19911127

可以通过自动清零累加器的方法：CFR.bit13=1。 From: wangrui6268 Sent: Thursday, May 05, 2016 2:34 AM To: Zhao, Yiming Subject: AD9914跳频时保持零相位配置方法 - 中文技术支持 AD9914跳频 ...
回答了问题 2019-1-2 12:05

AD9914跳频时保持零相位配置方法是什么

yx19911127

DDS的特点是改变频率时输出的相位连续，这样没有频谱扩散。若强行复位相位累加器，那么输出的频率信号中会产生相位突变，请问您为何这样做呢？
回答了问题 2018-12-29 14:30

为什么FTW会影响AD9957的锁定？

chm5

请发出你的PDF格式原理图以及所有寄存器配置。
回答了问题 2018-12-29 10:39

请问AD9516或AD9518时钟输出延迟是固定的还是每次上电都不同

uiuisky

你想要的这个功能是固定延迟。有几个因素需要考虑：#1）参考分频比是否大于1，如为2，那么2分频后就会存在相位模糊0度和180读，若分频率为R，可能的相位就有R个。#2）输出的频率可以通过SYNC命令同步起来，即让输出 ...
回答了问题 2018-12-29 10:37

AD9833用更新频率值时有一段时间没有输出

12恒12

DDS的特点就是改变频率时相位是连续的，AD9833里面有一段话也说明了这一点：The input to the phase accumulator can be selected either from the FREQ0 register or FREQ1 register, and is controlled by the FSE ...
回答了问题 2018-12-28 11:24

AD9910在DRG扫频模式下输出信号幅值变化问题

梦中的花不凋零

请问你的测试输出波形测试点是在AD9910的Iout端还是经过了抗混叠滤波器，若是经过了抗混叠滤波器，能否先用频谱仪或者网络分析以查看一下其幅频响应？ ...
回答了问题 2018-12-27 11:37

AD9516-4使用pll没锁住

qwer37

参考在status上的信号请用示波器观测，也可以尝试以下差分输入方式。最简单的检测方法，是否可以在Status引脚上看到High 或者LOW 当编程为VDD, 或者GND时。 ...
回答了问题 2018-12-27 10:03

AD9910 PLL输出杂散

fojewfdoewif

1. AD9910参考输入的幅度大小50mV-1000mV （单端），差分为单端的2倍。 2. 请问你在做这个测试的时候是信号源，信号源不使能，意味着AD9910的PLL无法正常锁定，所以频率不对。 AD9910的PLL配置成功的前提是参考必须 ...
回答了问题 2018-12-27 09:55

AD9851达不到手册给出的SFDR

cauzhxj

建议您先检查以下两点：1） 30MHz系统时钟参考的频谱，Freq 从0 观测到180MHz. 2) 禁止PLL，配置输出1MHz，观测0~10MHz的频谱。实验完成后，请把结果发出来。 ...
回答了问题 2018-12-25 11:47

AD9912输出有杂散

60user167

"参考输入为245.76MHz/0dBm，输出61.44MHz附近给锁相环做参考，可是输出一直有杂散", 这里你的参考信号的频谱和相噪噪声图能否给出？输出的61.44MHz的频谱图或者相噪图能否给出？你同事的系统时钟是1GHz，意味着没有 ...
回答了问题 2018-12-24 15:09

AD9777输出频谱问题

客来看我可怜我看

AD9777内部的PLL设置是35MHz*8=280MHz=DAC Rate，你所看的到其他不期望的频率都是下面几个频率的混频产物：280MHz，280MHz/2, 280MHz/4, 10MHz. DAC的时钟通常由时钟芯片供给，而不是从FPGA给，可以尝试用频谱仪查看 ...
回答了问题 2018-12-24 09:45

AD9516-3内部VCO工作频率超过2050 MHz就无法锁定

60user93

附上一个AD9516的调试步骤供参考。附件 [*]AD9516_debug_step_by_step_r1.pdf552.3 KB
回答了问题 2018-12-21 10:00

AD9958/9的最高输出频率为200MHz，输出200.3MHz应该没什么问题吧？

lufuzi666666

500MHz的sysclk条件下，你的SFDR规格要求是多少？评估板上滤波器按照200MHz的输出频率设计，因此也满足不了210MHz的要求，需要重新设计。
回答了问题 2018-12-21 09:41

AD9958/9的最高输出频率为200MHz，输出200.3MHz应该没什么问题吧？

lufuzi666666

AD9959的最高系统时钟为500MHz (fdac)，通常为合成一个正弦波，一个周期内要有2.5个点，这就限定了最高输出频率foutmax=1/2.5*fdac. 当达到最高频率限制时，其第二区的镜像位置为0.6*fdac，已经距离0.4*fdac只有0.2* ...
回答了问题 2018-12-21 09:25

AD9959评估板输出幅度随频率变化

clslda

请问AD9959的系统时钟工作在多少MHz?从5MHz到10MHz输出幅度变化了多少？你的测试点是在重建滤波器之前还是之后？你的测试手段是示波器还是频谱仪？

1 ...上一页 4 5 6 7 8910 11 12 13 ... 16 / 16 页下一页

ta 的专栏

关注

粉丝

关闭

站长推荐 /6

返回顶部

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航