发 帖  
经验: 积分:44
芯片设计工程师 深圳大学
广东省 深圳市 学术研究/学生
  • 回答了问题 2016-7-28 16:21

    verilog代码错,请大家帮忙看一看

    哈工大威海
    casex() 1'bx就忽略了这一位,你总共只有一位,就是任何情况下b=b+1;但你后面default又是b=b,感觉就冲突了吧;如果你要为x时,进行加1赋值操作的话,应该是case() ...
ta 的专栏
关闭

站长推荐 上一条 /7 下一条

返回顶部