发 帖  
经验: 积分:3
中防通用电信
湖北省 武汉市 设计开发工程
  • 1

    各位大神,小弟在学习FPGA采集AD的数据时,有个地方需要请教各位,有些ADC的芯片有overrange output和data clock output这两个引脚,请问这两个引脚如何处理,是和其他的普通数字输出引脚一样处理,如下代码是普通AD ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部