发 帖  
经验: 积分:94
山东大学 中电科22所
山东省 青岛市 设计开发工程
  • 下载了资料 2025-6-17 23:29
    1 人也下载了该资料
  • 发布了问题 2020-8-12 09:36

    2

    山东大学 中电科22所
    因实际需求,本人想使用JESD204b的ip核接收ADC发送过来的数据,ADC发送的数据链路速率是15gbps, 厂家说属于204b标准。我看到jesd204b的ip核标准最大是12.5gbps,但是支持的支持高达16.375 Gb/s的非标准线速率。请问 ...
  • 发布了问题 2019-11-17 17:23

    2

    山东大学 中电科22所
    `我用verilog代码语言写了一个寄存器配置程序,由fpga经过spi协议发送到hmc7044, 然后把输出时钟的差分接口连接到fpga上,然后转换成单端信号,引出到一个用户pin上,用示波器测的信号非常不稳,且只能运行一分钟左 ...
    来源:ADI 技术 标签: FPGA Verilog
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部