发 帖  
经验: 积分:10
电子科技大学
四川省 成都市 学术研究/学生
  • 资深FPGA讲师
    "本帖最后由 梦想是成为演员 于 2015-3-12 09:55 编辑 分频器代码有两段process,由于前置条件一样,是否可以写成一个process?(抱歉我暂时不了解Verilog,process属于VHDL的概念) 这样在编译阶段是否可以节约实 ..."
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部