发 帖  
  • 2

    用时序逻辑设计一个7分频计数器,clk为输入,rst为复位信号,out 为输出,一起哦求每计数7个时钟,输出一个脉冲。 这是看到的一个题目。以前写过分频电路,如下,但是输出脉冲不知道怎么写,高手指导一下! module s ...
  • 0

    本帖最后由 eehome 于 2013-1-5 10:02 编辑 最近做一款电机驱动板,用到CPLD—EPM3032,由于之前没接触过这个领域,固在maxplus平台下用图形输入法去写程序,现有一个逻辑关系不会处理,请各位帮忙(尽量用图形输 ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部