发 帖  
经验: 积分:106
Yangtse University
湖北省 荆州市 学术研究/学生
  • 回答了问题 2014-11-17 13:58

    感觉很迷茫,求指点。。。。。。

    南阳师范学院
    这是很多电信类学生的通病,学了很多,但是实践的很少,平时的上机实践操作也是有限的,我建议你可以借助学校的资源或者自己买些成品开发板,好好的将自己所学的东西应用出来,身为工科生,学的根本目的是为了应用, ...
  • 回答了问题 2014-11-15 00:07

    【高手问答】第16期:单片机编程魔法师之高级裸编程思想

    frog
    帖子从头看到尾,书虽未来得及拜读,但感觉作者魅力很大,跟帖!
  • 回答了问题 2014-11-14 10:09

    本人新手 设计ep4ce115f29c7n最小系统遇见一些问题 求大神帮助

    武汉理工大学
    不着急的,问题1:可以不需要放开关的,就做一个JTAG口就可以了(注意,是JTAG口,不是AS口),如上所述,JTAG口可以进行烧录操作。如果确实想做两个口,对照DE2的原理图画就是了,配置引脚是nCONFIG。 问题2:这个 ...
  • 回答了问题 2014-11-14 09:58

    FPGA如何连接路由器模块

    可以这么说,是无关的。 Wincap它只是一个抓包软件,它向下发数据也是要分析链路层的协议,而且利用的就是windows底层的API,FPGA内部是没有这个API的,要实现它就得分析它使用的协议规则。 你的整体思路是对的,中 ...
  • 回答了问题 2014-11-12 18:59

    11.11,有奖问答活动,火热开幕!!!

    嗯啊,好的,谢谢!
  • 回答了问题 2014-11-12 11:41

    11.11,有奖问答活动,火热开幕!!!

    积极参加,呵呵~
  • 回答了问题 2014-11-12 11:39

    EP2C5T144的时钟问题

    硬件开发工程师 河北
    不一定的,这个是可以配置的,在调用PLL核的时候有配置,位置相差可以设置-180~180度可配置。在配置的过程中有很详细的提示信息,如果对它的配置不熟悉的话,更详细的就是去看它的说明书,一般在配置的左上方,点击 ...
  • 回答了问题 2014-11-12 11:36

    verilog 不同的module之间信号连不上

    惠普
    一楼正解,在使用各个模块时,需要例化,有两种方式,位置关联和引脚关联,如果你实在不会用,那就先把模块生成为符号块,然后在block文件中手动的连接,连接确定好了以后,再反生成需要的.v或者.vhd文件。确定连接 ...
  • 回答了问题 2014-11-12 11:32

    想用signal tap测试一下A/D转换电路的输出信号

    恩啊,是的,所有管脚和综合后的信号都是可以加入到signal tap II里边进行查看的,关于怎么操作这个软件,百度或者查看软件自带的help就可以了,很容易掌握,一楼还给出了一个很实用的方法,结合存储的数据,可以对m ...
  • 回答了问题 2014-11-12 11:28

    本人新手 设计ep4ce115f29c7n最小系统遇见一些问题 求大神帮助

    武汉理工大学
    时序不同,对应的引脚连线是不同的,关于烧写的问题,其实不用那么纠结,Altera给出了两种Download方式,适用于不同的环境,其实在做产品时,我们都只有一个烧录口的,Jtag口既可以作调试接口(Debug),也可以做烧 ...
  • 回答了问题 2014-11-12 11:20

    软核的设计中添加DM9000A后引脚的分配问题

    未有加入信号相关的驱动信号,从错误的提示中可以看出,conduit_end这个信号没有相关时钟,中断号需要重新分配一下... 端口除了输入输出需要配置以外,它还有相应的依赖信号,比如,这个输出信号它用了其他的某个信 ...
  • 回答了问题 2014-11-12 09:41

    使用modelsim进行仿真出错

    研究生 燕山大学
    出错的地方给的很详尽,先找第一个错误点,如下 Error: Failed to find design unit work.sos_generator_vlg_tst. 错误:未找到work目录下sos_generator_vlg_tst设计单元。 根据错误提示,检查一下当前work目录下 ...
  • 回答了问题 2014-11-12 09:35

    Verilog hdl程序

    哈哈 大学
    既然是解码器,肯定是离不开编码器,密勒解码器也不例外,要搞懂它,就要知道密勒码。 编码都是有规律的,具体的密勒编码得查书,下面一段也是我参考别人的。 ==================================================== ...
  • 回答了问题 2014-11-12 09:09

    关于fpga模块求助

    学生 华南理工大学广州学院
    如实的说,这个软件我确实没有用过,相信也有很多和我一样的工程师没有用过,遇到问题并不可怕,分享一条经验吧,设计软件做的一般都很人性化,将可能的错误都给了出来,然后给出一种可能的解决方法,LabVIEW也不例 ...
  • 回答了问题 2014-11-12 09:01

    求助FPGA高速串行收发器,输出12.5Gbps的信号要用什么电平 ...

    职员 长春理工大学
    12.5Gps已经属于甚高频的频段了,正是因为这一个频段的信号转换速度特别快,所以采用超低电压的电平逻辑比较合适(高电平+1.8V,低电平0)(我们知道,FPGA本质上也是由模拟电路构建而成,电平拉高拉低就是一个开关 ...
12下一页
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部