发 帖  
经验: 积分:28
学生 电科大
四川省 成都市 学术研究/学生
  • 回答了问题 2018-9-1 12:07

    modesim 仿真出现 error

    学生 电科大
    找到问题了,因为同时编译了verilog和VHDL的库,如果工程里只有verilog,只需要调用verilog的库altera_ver,altera_mf_ver,lpm_ver即可
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部