发 帖  
经验: 积分:30
中国科学院
北京市 海淀区 学术研究/学生
  • 0

    正在学习FPGA,用Verilog语言设计了一个简单的分频电路,代码如下: module DIV(reset,counter_N,IDout,clk_out,counter_D);         input reset,IDout;         input ...
  • 0

        正在学习FPGA,有几点疑惑,请版上的各位网友指教:     1. FPGA与CPLD究竟有哪些区别?我用verilog写的程序,烧到CPLD和FPGA上都可以实现功能,那么实际应用的时候,这两者有什么区别呢? ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部