高云GW5AT-LV60 FPGA图像开发板 - 电子技术论坛

论坛>试用中心>免费试用！高云GW5AT-LV60 FPGA图像开发板

免费试用！高云GW5AT-LV60 FPGA图像开发板

高云的Arora Ⅴ系列的GW5AT-LV60 FPGA ，是高云半导体晨熙家族第5代产品，其内部资源丰富，具有全新构架的高性能 DSP ，高速 LVDS 接口以及丰富的 BSRAM 存储器 ...了解更多>>

价值：￥3588元提供：5个已申请：91人

免费申请

剩余时间：

试用详情
试用名单
试用报告
讨论区

DK VIDEO GW5AT-LV60UG225 V1.0

一、开发板硬件介绍

（一）高云GW5AT-LV60主芯片介绍

高云的Arora Ⅴ系列的GW5AT-LV60 FPGA ，是高云半导体晨熙家族第5代产品，其内部资源丰富，具有全新构架的高性能 DSP ，高速 LVDS 接口以及丰富的 BSRAM 存储器资源，同时集成自主研发的 DDR3（1333Mbps），MIPI DPHY 硬核（2.5Gbps)，MIPI CPHY硬核（5.75Gbps)，以及支持多种协议的12.5Gbps Serdes收发器等，提供多种管脚封装形式，适用于低功耗、高性能的视频图像应用开发领域。

产品型号：高云GW5AT-LV60UG225

特性：

22nm SRAM 工艺高性能FPGA

60K Luts 资源

集成MIPI CPHY硬核（RX,TX 可配置，速率达到5.75Gbps）

集成MIPI DPHY硬核（RX,TX 可配置，速率达到2.5Gbps）

集成4路高速SerDes （速率12.5Gbps）

支持eDP、DP、SLVS-EC、SDI、USB 3.0等多款协议

支持PCIe 2.0硬核（支持x1,x2,x3,x4通道，支持End Point模式）

（二）高云GW5AT-LV60 核心板功能介绍

参数	描述
FPGA型号	高云GW5AT-LV60UG225
DDR3存储	DDR3 16bit 4Gbit：K4B4G1646E
PCBA尺寸	长38mm * 宽38mm
PCB工艺	6层 1.6mm 沉金绿色
板载FLASH	32Mbit SPI FLASH ：GD25Q32ETIGR
板载功能	• 1个LED灯 • 1个硬复位按键
其他接口	板载1.25mm-6P JTAG下载口

（三）高云GW5AT-LV60 开发板功能介绍

参数	描述
FPGA型号	高云GW5AT-LV60UG225
FPGA资源	• 60K逻辑单元，118个DSP • 2.0Gbps MIPI DPHY软核 • 2.5Gbps MIPI DPHY硬核（RX/TX） • 5.75Gbps MIPIP CPHY硬核 • 12.5Gbps Serdes RX+TX
DDR3存储	DDR3 16bit 4Gbit：K4B4G1646E
PCBA尺寸	长100mm * 宽60mm
PCB工艺	6层 1.6mm 沉金绿色
底板外设	1）1个USB串口 2）1路HDMI 1.4显示接口（FPGA驱动） 3）1路LVDS LCD接口（1024*600显示屏） 4）DP输入输出接口（4lane Serdes TX/RX） 5）1个MIPI DPHY 硬核/软核接口 6）1个MIPI CPHY硬核接口 7）1个MIPI_DSI_TX接口 8）PH2.0外部辅助5V/2A供电接口

（四）高云GW5AT-LV60 图像解决方案

开发套件	数量	备注
GW5AT-LV60 FPGA开发板（核心板+底板）	1	主办方提供
思特威 SC2210 200万摄像头（MIPI卷帘彩色）	1	根据项目情况主办方选择提供
斯特威SC130GS 130万摄像头（MIPI全局黑白/彩色）	1	根据项目情况主办方选择提供
索尼IMX586 4800万摄像头（CPHY卷帘彩色）	1	根据项目情况主办方选择提供
1080*1920 MIPI液晶屏	1	根据项目情况主办方选择提供
1024*600 LVDS液晶屏	1	根据项目情况主办方选择提供
高云FPGA下载器	1	提供

（五）GW5AT-LV60 开发板配套资料

资料	数量	备注
开发板用户手册	1	主办方提供
FPGA原理图库	1	主办方提供
数据手册	1	主办方提供

详情点击：DK_VIDEO_GW5AT-LV60UG225_V1.0 - 广东高云半导体科技股份有限公司

二、开发板试用规则

（一）试用流程：

1. 试用申请（1个月）：点击免费申请按钮即可报名。请认真填写申请理由，提交有创意的试用计划，大致的实现过程和应用场景，展示丰富的过往项目经验和网络影响力。
2. 试用名单审核及公布（1周）：高云半导体（Gowin）官方会根据申请者填写的试用计划和论坛活跃度两个维度进行筛选。筛选完毕后将在活动页公布名单。
3. 试用通知：名单公布后工作人员将以短信 / 电话/ 邮件等方式通知申请成功者。
4. 产品寄送：电子发烧友工作人员联系到试用者，双方确认规则后，将产品快递给试用者，具体到货时间以实际物流为准。
5. 用户试用（2个月）&上传试用报告（4篇及以上）：收到开发板后，需按要求定期上传评测报告（图文 / 视频）至电子发烧友社区可编程逻辑器件/FPGA论坛，试用报告要求100%原创，抄袭会被封杀哦。
6. 产品回收：请收到开发板的用户在规定时间内完成试用报告并上传至电子发烧友论坛，如发现未完成试用报告上传发布，将会要求您将开发板全套退回。
7. 优质试用帖评选（1周）：将从试用报告的可读性、专业度、逻辑性、阅读量等方向综合评选。

注：试用开发板仅作为活动使用，“非赠送”，活动结束后试用者须退回板卡

（二）试用名单评审参考：项目创新性、开发难度、可落地性、市场前景等

（三）试用报告要求如下：

1. 试用报告需涵盖：项目概述、软件调试、硬件接入、功能演示、视频演示、关键代码分析、经验分享等等。

试用者完成4篇及以上评测报告方有资格参与奖项评选（每篇500字+3图以上，开箱报告也算做为一篇内容报告，但要求内容和步骤详尽），完成4篇及以上高质量试用报告方有入选“优质评测试用者”的资格。

（1）文字：描述字数500字以上，确保行文逻辑的严谨、准确和流畅，重点评测环节要有必要的文字说明进行阐述，以确保读者可以了解评测过程。

（2）图片：评测报告的配图需确保清晰，避免出现影响观感的“反光”、“曝光过度”和“暗部细节不清晰”等情况的发生。

2. 报告形式：标题格式示例：【高云GW5AT-LV60 开发套件试用体验】+自拟标题。

3. 试用周期内如无特殊原因，要求两周上传一篇试用报告至电子发烧友社区。
4. 如未按要求上传相应内容，开发板套件将被收回，并取消活动参与资格。

（四）试用时间安排

试用申请：3月20日-4月20日

试用审核：4月21日-4月27日

开发板邮寄：4月28日-4月30日

开发板试用/报告：5月1日-6月30日

优质试用评选：7月1日-7月7日

公布结果：7月8日

（五）优质评测试用者评选（5名）

l 最佳评测奖1名 —— 开发板赠送或500元京东E卡（开发板、500元京东卡二选一），试用报告质量高，数量4篇及以上

l 优秀评测奖2名 —— 200元京东E卡，试用报告质量一般，数量4篇及以上（需回收开发板）

l 完成评测奖2名 —— 100元京东E卡，试用报告4篇（需回收开发板）

注：试用获奖者的优质评测报告，高云半导体有权转载至官方媒体平台（会标注原作者）

企业介绍

广东高云半导体科技股份有限公司成立于2014年，是一家专业从事现场可编程逻辑器件（FPGA）研发与设计的国产FPGA高科技公司，致力于向客户提供从芯片、EDA开发软件、IP、开发板到整体系统解决方案的一站式服务。经过多年的积累，高云半导体在FPGA芯片架构、SOC芯片设计、FPGA集成EDA开发环境、FPGA通用解决方案等整个生态链均有核心自主知识，以及国内外发明专利。通过最新工艺的选择和设计优化，高云半导体已经取得与现有市场国际巨头同类产品媲美的高质量、高可靠性FPGA产品，并已经在汽车、工业控制、电力、通信、医疗、数据中心等应用领域实现规模量产。高云官网：www.gowinsemi.com.cn

他们正在申请

jf_09115104

10:0404-17

本人硕士研究生毕业，图像处理专业。从事图像处理和摄像头在手机、汽车方面应用15年。熟悉DSP和FPGA与摄像头结合的开发应用。在摄像头内外参标定，双目测距方面开发过相关算法，测量精度达到了应用要求。熟悉图像处理和神经网络算法应用。开发过物体识别相关代码。想借助发烧友论坛和高云GW5AT 开发板平台完善此项目的开源设计。项目名称基于高云GW5AT开发板的车辆和行人双目实时测距和提示系统项目计划 ①根据资料，搭建高云GW5AT开发板环境， ②实现开发板基础功能，开发板正常运行 ③在高云GW5AT开发板上移植识别算法 ④在高云GW5AT开发板上移植双目测距算法 ⑤将识别和测距结果进行融合，输出车辆和行人提示信息 ⑥结合开发板软硬件资源，对移植的识别和测距算法代码进一步优化，提高代码执行效率 ⑦项目调试，优化和分享预期成果在项目开发过程中，分享开发板环境搭建和使用的经验。项目在高云开发板上实现车辆和行人的检测和距离测量，可用于车辆驾驶过程中的辅助提醒，提高车辆行驶的安全性。例如，在驾驶员分神或视觉盲区，检测出车辆和行人的距离，在存在风险时，及时向驾驶员发出提示，为辅助驾驶功能提供一些帮助。项目结果展示为，一些资料和经验分享文章，一套车辆和行人检测和提示系统的开源设计。

lustao

11:5204-16

本人在本领域有三年多的学习和开发经验，最近少儿编程非常的火爆，申请这个高云GW5AT-LV60 FPGA图像开发板，自己研究一下，借此学习能力吸引孩子的注意力，启发和引导孩子进入编程的大门，让他开始喜欢编程，国外的孩子都是很早就开始编程，所以出了很多天才，国内这方面比较欠缺，希望能申请到此套件，和孩子一起编程。项目计划 ①根据文档，快速入门 ②通过学习软件和系统，了解实际应用案例，熟悉开发过程 ③项目开展，按时间计划实施。 ⑤项目调试，优化，分享。预计成果

张乐乐122

09:2104-16

本人毕业后在雷达信号处理方向工作5年多，参与过多款调频连续波雷达产品的开发，对Ti、ARM，xlinx公司的处理器比较熟悉，想申请开发板用在现在公司中的信号处理算法验证，会输出使用过程和经验总结！

熙熙熙

12:3204-15

成品代码，转换过程，实验结构。

yinxiangxv

23:0904-14

我申请获取或使用基于高云半导体 Arora V 系列 GW5AT-LV60UG225 FPGA 的开发板。我目前正在进行一个专注于高性能实时视频图像处理、高速数据采集与传输、先进接口协议验证、嵌入式视觉系统开发等的项目/研究/评估。经过对项目需求的仔细分析和对市面上 FPGA 解决方案的调研，我们认为 GW5AT-LV60 FPGA 及其对应的开发板是实现我们目标的理想平台。其关键特性与我们的项目需求高度契合：强大的处理能力: 拥有 60K LUTs 逻辑资源和高性能 DSP 模块，能够满足我们项目中复杂算法（例如：[提及您项目中可能用到的算法或处理流程，如：图像滤波、特征提取、编码/解码、数据包处理等]）的实现需求。高速视频接口: 集成的 MIPI CPHY (5.75 Gbps) 和 DPHY (2.5 Gbps) 硬核，对于直接连接 [提及您计划连接的具体 MIPI 设备，例如：高分辨率摄像头模组、特定类型的显示屏等] 至关重要，这是我们项目成功的关键环节。高速数据传输能力: 板载的 4 路 12.5 Gbps SerDes 收发器以及对 PCIe 2.0 硬核的支持，为我们提供了与 [提及需要高速连接的设备或系统，例如：主机 PC、其他高速外设、数据存储系统等] 进行高带宽数据交互的可能性，这对于处理 [例如：未压缩的高清视频流、大量传感器数据等] 是必需的。大容量内存接口: 集成的 DDR3 控制器硬核能够支持高速内存，这对于需要大量数据缓存的 [例如：视频帧缓冲、算法中间结果存储等] 场景非常必要。先进工艺与低功耗潜力: 采用 22nm SRAM 工艺，在提供高性能的同时，也为需要考虑功耗的应用场景提供了基础。相比于我们目前使用的 [可以简单提及您现有方案的局限性，例如：通用 MCU 性能不足、其他 FPGA 缺少高速接口或成本过高]，GW5AT-LV60 开发板提供的硬核资源（特别是 MIPI 和高速 SerDes）以及逻辑规模，能够显著缩短开发周期，降低系统复杂度，并提升整体性能。 [如果适用，可以简要介绍您或您的团队在 FPGA 开发、Verilog/VHDL、相关接口协议等方面的经验] 我们希望能获得一块 GW5AT-LV60 开发板，以及相关的开发软件（如 GoWin EDA）、文档和技术支持，以便我们能够：验证我们的核心算法在 GW5AT-LV60 上的性能。完成与 [提及的关键外设] 的接口对接和调试。构建完整的项目原型。我们相信，借助贵方的先进平台，我们的项目/研究将能取得重要进展。我们愿意在使用过程中提供详尽的评估反馈，并期待未来可能的合作机会。感谢您拨冗阅读此申请。期待您的积极回应。

jf_29400951

18:4604-14

1.用fpga控制高刷模组，实现多级灰度控制。 2.了解LattePanda的软件和系统。

jf_16721746

17:1804-14

【申请理由】本团队在无人机视觉处理领域深耕四年，成功研发过基于YOLOv5的目标识别系统及基于OpenCV的实时跟踪算法。针对现有无人机打击系统存在图像处理延迟高（>200ms）、移动目标识别率低（<75%）等痛点，拟采用高云GW5AT-LV60 FPGA芯片的并行计算优势，通过硬件加速实现： 1. 构建多维度特征融合的深度学习模型（支持TensorRT部署） 2. 开发自适应卡尔曼滤波的目标轨迹预测算法 3. 实现FPGA+ARM异构计算架构的毫秒级响应系统该方案可突破传统纯软件方案的计算瓶颈，预期将目标识别准确率提升至92%以上，响应时间压缩至50ms以内。【项目计划】阶段① FPGA开发环境搭建（2周） - 搭建Vivado+OpenCL联合开发环境 - 完成FPGA板级支持包（BSP）移植阶段② 核心算法开发（6周） - 基于TensorRT优化YOLOv5s-int8模型 - 实现FPGA硬件加速的SIFT特征匹配 - 开发面向移动目标的轨迹预测模块阶段③ 系统集成测试（3周） - 构建无人机端边缘计算单元 - 完成打击系统延时链分析（图像采集→处理→决策→执行） - 开展动态目标跟踪打击测试（模拟/实地）阶段④ 性能优化（2周） - 实现模型量化压缩（FP32→INT8） - 优化DDR内存带宽利用率 - 开发自适应光照补偿模块阶段⑤ 成果交付（1周） - 提交完整的Verilog/Python代码仓库 - 发布系统延时测试白皮书 - 制作FPGA资源消耗对比报表【预计成果】 1. 技术突破： - 实现1080p@60fps实时处理能力 - 移动目标识别准确率≥92%（对比基线提升23%） - 系统端到端延迟≤80ms（含通信时延） 2. 应用价值： - 可部署于军用察打一体无人机 - 适用于反恐、应急救援等场景 - 打击成功率达85%（移动目标）/95%（固定目标） 3. 开源贡献： - 发布FPGA加速的OpenCV核心算子库 - 共享基于GW5AT的YOLO部署方案 - 提供异构计算资源调度参考设计【技术亮点】 1. 创新性融合FPGA并行流水线与深度学习模型 2. 开发面向无人机动态场景的鲁棒性视觉算法 3. 构建完整的"感知-决策-打击"硬件加速闭环系统注：项目周期共计14周，所需FPGA资源预估占用率≤75%（LUT:42k/56k，BRAM:128/256），充分保留二次开发空间。

jf_20050845

16:3104-14

本人想在竞赛中应用到该板子，来进行相关机械学习

xcj2018

12:3304-14

针对天灾导致的轨道交通的环境灾害智能识别并进行预警以及智能方案处理

jf_22554162

12:0504-14

本项目用于导师最近即将接手的一个横向项目，本项目基于FPGA平台开发了一套高效隧道人员识别系统，旨在解决复杂隧道环境下实时人员检测的难题。项目开展阶段，首先针对隧道低光照、多粉尘的环境特点设计了多光谱融合采集方案，通过红外传感器与可见光摄像头的协同工作提升数据采集质量。实施过程中采用Xilinx Zynq-7000系列FPGA作为核心处理器，开发了基于改进YOLOv3的轻量化神经网络模型，利用FPGA并行计算优势实现算法加速，使识别延迟控制在50ms以内，同时功耗降低40%。最终系统在实地测试中达到98.2%的识别准确率，支持同时追踪15个移动目标，较传统GPU方案能效比提升3倍。项目成果已成功应用于某地铁施工隧道，显著提升了施工人员安全管理水平，为智能隧道监控提供了可靠的边缘计算解决方案。

wurex

10:1404-14

人行机器人的感知控制系统

jf_12121743

09:5504-14

申请理由：本人是数字图像处理方向的研究生，在组内负责FPGA等硬件平台的开发和软硬协同设计。了解高速信号完整性知识，高速信号接口协议，熟悉MIPI协议栈。实现特殊行业背景是应用，使用Xilinx系列等国际大厂的FPGA容易受到不可抗因素影响。在这样的背景下，拥抱国产FPGA，推动国产FPGA生态繁荣，是从业者的不二选择。项目背景与目标：针对安防监控、车载夜视等场景中低光照视频质量差、动态模糊严重的问题，设计一套基于FPGA的嵌入式实时视频增强系统。目标在0.1~5 Lux照度下，输出清晰、低噪声的视频流。针对高速运动场景（如车载摄像头），实现硬件级运动补偿与去模糊。项目指标：超低延迟：端到端处理延迟≤10ms，支持1080P@60Hz实时处理。低功耗：整机功耗≤5W，适配嵌入式设备部署。核心技术方案： 1多传感器融合输入：通过开发板MIPI DPHY硬核接入双路摄像头，双路数据互补：分别负责全局快门减少运动模糊和高灵敏度低光成像，作为主输入源。利用FPGA逻辑单元实现双摄像头帧同步与时序对齐。 2.实现硬件加速流水线设计 3.时域降噪：基于DSP的3D块匹配滤波（BM3D），利用相邻帧相似性抑制噪声。 4.动态HDR融合：双曝光合成），扩展动态范围。 5低光增强：基于FPGA的CLAHE（对比度受限自适应直方图均衡）硬件加速，提升暗区细节。运动去模糊：利用Serdes接口高速传输特性，实现光流法运动估计（稀疏光流硬件化），结合维纳滤波复原清晰帧。后处理： 6边缘锐化和色彩校正：Sobel算子并行化计算，增强目标轮廓。基于查找表（LUT）的实时色彩映射，修复低光色偏。 7.低延迟输出架构：通过DDR3（4Gbit）实现乒乓缓存，减少帧等待时间。使用MIPI DPHY硬核直驱1080P屏幕，配合Serdes接口（12.5Gbps）确保数据实时推送。项目计划：硬件适配：调试双摄像头驱动，验证MIPI接口稳定性。配置DDR3缓存策略，优化数据吞吐效率。算法硬件化：实现BM3D降噪与CLAHE增强的FPGA逻辑。部署稀疏光流运动估计模块，支持动态去模糊。系统集成：整合预处理、增强、后处理模块，构建完整流水线。测试端到端延迟（目标≤10ms），优化资源占用率。场景验证：计划在夜间低光走廊（0.1 Lux）和60km/h车速下的道路两周环境进行测试。

搜索历史

免费试用！高云GW5AT-LV60 FPGA图像开发板

申请名单

企业介绍