单片机/MCU论坛
登录
直播中
李军
8年用户
1300经验值
私信
关注
[问答]
SM[HW]:CLOCK:PLL_GLITCH_FILTER 是否需要由SW激活?
开启该帖子的消息推送
Clocks
pll
我想问一下,SM[HW]:CLOCK:PLL_GLITCH_FILTER 是否需要由 SW 激活,或者它是 HW 设计的一部分并且不能被禁用?询问,正确制定安全要求。
更多回帖
rotate(-90deg);
回复
相关问答
Clocks
pll
如何减小unbuffered ADC sampling
glitch
?
2025-01-17
361
是否
可以通过软件在驱动程序中交换/更改
PLL
?
2023-03-28
555
使用LMK03318进行设计,LF引脚
PLL
loop
filter
电容值选择多少值,对输出抖动影响最小?
2024-11-11
396
i.MX8MM
是否
可以在opp-table中引入这些额外的频率以进一步降低时钟频率?
2023-04-23
560
S32G3 ASIL性能内核和实时内核
是否
可以视为独立于ASIL-B?在什么条件下?
2023-04-21
571
通过
PLL
错误配置导致STM32F0xx硬故障怎么解决?
2022-12-30
581
使用
PLL
生成时钟
2019-04-25
4033
在配置ADAR7251后,AD_fault=0,通过读取寄存器信息,总是提示
Clock
Loss Error的原因?
2023-12-19
371
请问hs+
pll
是否
必须使用时钟开关?
2019-07-02
1089
STM32H743XI SDMMC1 SD卡 - HAL_SD_ERROR_UNSUPPORTED_FEATURE,函数HAL_SD_Init() 失败怎么解决?
2023-02-02
869
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分