ADS830/831采样效果不理想是什么原因导致的？

 1 FPGA给AD提供的CLK在80M时是否需要通过5V上拉把CLK信号增强。2AD输出数据是否要加上电阻，实现阻抗匹配。
建议留电阻位置，在调试的时候根据系统实际情况来调整电阻的大小、有无。
3射随出来后，接到AD 17脚 IN时  电阻要选50欧姆阻抗匹配，那电容是怎么选择的呢？
芯片资料第8页有设计的参考电路，截止频率计算如下：
F=1/（2*pi*R*C）通过这个公式来计算出电容电阻值。
建议采用参考电路上的值。