TI论坛
直播中

李杰

8年用户 1464经验值
私信 关注
[问答]

请问DAC3484的配置过程是不是有什么需要特别注意的地方?


  • 自己设计的DA系统,一片小的FPGA用来配置DA3484,一片大的FPGA用来给DA送数据和DATACLK、SYNC、FRAME等,一片时钟芯片提供DACCLK和OSTR。按照手册提供的配置顺序配置寄存器,现在写入和读出的寄存器的值可以保证是对的.但是读出的config5的值一直提示dacclk_gone、dataclk_gone。同时没有使用内部PLL的情况下,警报PLL lost lock。但是实际的硬件测试可以保证DACCLK和DATACLK都提供给DA了。
    即使在屏蔽了这些警报的情况下,DA没有输出。
    请问DAC3484的配置过程是不是有什么需要特别注意的地方。请大家帮帮忙啊,搞了两个多星期了。

回帖(2)

李淳鑫

2025-1-24 13:45:49
 CLOCK频率是多少呢?会不会有SI的问题呢?
举报

卢表镜

2025-1-24 16:00:23
DAC3484是一款高速、低功耗、16位的数字模拟转换器(DAC)。在配置过程中,确实有一些需要注意的地方。以下是一些建议和可能的问题解决方案:

1. 确保时钟信号稳定:DAC3484对时钟信号的稳定性要求较高。请确保DACCLK和DATACLK的时钟信号稳定,无抖动,并且符合DAC3484的时钟频率要求。

2. 检查时钟频率:DAC3484的DACCLK和DATACLK频率需要满足一定的比例关系。根据手册,DACCLK频率应该是DATACLK频率的整数倍。请检查您的硬件设计是否满足这一要求。

3. 检查电源电压:DAC3484对电源电压有一定的要求。请确保您的电源电压在规定的范围内,并且电源稳定性良好。

4. 检查配置寄存器:请仔细检查您的配置寄存器设置,确保所有配置项都正确无误。特别是与时钟和警报相关的配置项。

5. 检查数据接口:请确保您的FPGA与DAC3484之间的数据接口连接正确,并且数据传输稳定。

6. 检查内部PLL:虽然您提到没有使用内部PLL,但是请确保内部PLL的配置正确,以避免PLL lost lock的警报。

7. 检查输出信号:请检查DAC3484的输出信号是否正常。如果输出信号异常,可能是DAC3484本身的问题,或者与您的硬件设计有关。

8. 参考其他案例:请参考其他成功的DAC3484应用案例,看看是否有类似的问题和解决方案。

希望以上建议对您有所帮助。如果问题仍然存在,请提供更多详细的硬件设计和配置信息,以便进一步分析和解决问题。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分