DAC8571的I2C通信，SDA无法拉高的原因？

手册的13 14页开始，对这个每隔8个bit就会出现的ACK信号做了较为详细的描述。第一个ACK就是你说的强制拉低的信号，可以作为单片机判断是否与芯片联系上的信号。如果不想用这个功能，我个人认为直接忽略它即可，但要注意这个需要占用一个bit的时钟。

 你是用的是I/O口模拟的I2C吗？把程序上传看一下

 你的 init_DAC(void) 中起始条件将SDA和SCL均拉低，这个好像不太对，当总线稳定后主机将SDA拉低但同时保持SCL仍然是高电平表明发送数据开始

芯片手册第16页是这么写的：
I2C protocol starts when the bus is idle, that is, when SDA and SCL lines are stable high. The master then pulls
the SDA line low while SCL is still high indicating that serial data transfer has started. This is called a start
condition, and can only be asserted by the master.
然后在初始化子函数里延迟一段时间后再将SCL拉低备用。