TI论坛

张伟

7年用户 1663经验值

私信关注

[问答]

ADC08500 ADC最高采样率是500MHZ，请问差分时钟管脚CLK+/CLK-输入时钟是否可以大于500MHZ？

你好！请教一个技术问题，ADC08500 ADC最高采样率是500MHZ，请问差分时钟管脚CLK+/CLK-输入时钟是否可以大于500MHZ，如果时钟大于500Mhz，ADC的采用率是否还是500Mhz，还是有其他的设置方法？

回帖（1）

胡书琴

5 天前

当然可以大于500MH了。
采样率是和输入时钟对应的。

举报

更多回帖

1

相关问答

×

20

完善资料，
赚取积分