TI论坛
直播中

rosa

12年用户 1226经验值
私信 关注
[问答]

求助,关于ADS1299的采样率以及其单次采样周期问题求解


  • 最近项目中有用到ADS1299,在看数据手册时发现,24位数据采样,从MCU发出START的命令起到DRDY拉低结束采样为止的时间是tSETTLE,这段采样时间后面表格的选项为521-32777个CLK,一个CLK的时间约为400ns,那么一轮的八通道采样时间最短就是20Ms,按这样计算采样率最高仅有5K。看其他帖子中有指出当采样率为16K时AD位数只有17位左右,不知是否是位数影响了tSETTLE的长短?

回帖(1)

往事只能回首

前天 17:45
关于ADS1299的采样率和单次采样周期问题,我们可以从以下几个方面进行分析:

1. 采样率(SPS):采样率是指每秒钟采集的样本数量。对于ADS1299,其最大采样率为16000 SPS(16K SPS)。这意味着在理想情况下,每秒钟可以采集16000个样本。

2. 位数:ADS1299支持24位数据采样。这意味着每个样本包含24位有效数据。位数越高,数据的精度越高,但同时也会占用更多的存储空间和处理时间。

3. tSETTLE:tSETTLE是指从MCU发出START命令到DRDY拉低结束采样的时间。这个时间与CLK(时钟周期)有关,一个CLK的时间约为400ns。根据数据手册,tSETTLE的选项为521-32777个CLK。因此,一轮八通道采样时间最短为20ms,采样率最高为5K SPS。

4. 位数对tSETTLE的影响:当采样率为16K时,AD位数只有17位左右。这是因为在高采样率下,为了保持数据的实时性,系统可能需要牺牲一些精度。在这种情况下,位数降低到17位,以减少tSETTLE的时间,从而提高采样率。

综上所述,ADS1299的采样率和单次采样周期受到位数、tSETTLE和CLK的影响。在实际应用中,需要根据项目需求和系统性能来选择合适的采样率和位数。如果需要更高的采样率,可以考虑牺牲一些精度,降低位数。反之,如果需要更高的精度,可以降低采样率。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分