TI论坛
直播中

姬盼希

7年用户 934经验值
擅长:控制/MCU
私信 关注
[问答]

DAC38J84测试时有杂散和谐波怎么解决?


  • DAC38J84测试时有杂散和谐波,杂散的大小影响了SFDR,目前输出60/50/70MHz IF点频信号。在这些频点中杂散点均有出现,通过大量测试,这些杂散点有一定规律,下图是60M输出时,频偏-20MHz处的点,频率是40MHz,如将将频宽打到200MHz时会看到其它谐波和杂散点,下图输出60M时有影响的点是40M,对SFDR的影响超过10dB。其它杂散和谐波距离信号远,幅值小,影响不大,目前主要需要解决20M频偏处的杂散点。

回帖(2)

夏日余晖

2024-11-18 16:08:11

您好,

上述链接打不开,您可以直接将文档拖入回复对话框中,它会自动上传,或者点击回复对话框下方的“插入”,如下截图所示,在弹出的对话框中点击“上传”找到文件路径选择上传文件。



举报

李皓圳

2024-11-18 17:10:22
针对DAC38J84测试时出现的杂散和谐波问题,我们可以从以下几个方面进行排查和解决:

1. 检查电源和地线:
   - 确保电源电压稳定,避免电源波动引起的杂散和谐波。
   - 检查地线连接是否良好,避免地线环路引起的干扰。

2. 检查信号路径:
   - 检查信号路径中的元器件是否有损坏或性能下降,如电容、电阻、电感等。
   - 检查信号路径中的布线是否合理,避免信号线与电源线、地线等靠近,减少干扰。

3. 检查DAC38J84的配置参数:
   - 检查DAC38J84的配置参数是否正确,如时钟频率、数据速率等。
   - 调整DAC38J84的配置参数,如降低时钟频率,减小数据速率等,观察杂散和谐波的变化。

4. 滤波器设计:
   - 在信号输出端添加低通滤波器,以减少高频杂散和谐波的影响。
   - 优化滤波器设计,选择合适的截止频率和滚降率,以提高滤波效果。

5. 软件处理:
   - 在数字信号处理(DSP)中,可以尝试使用数字滤波器对信号进行处理,以减少杂散和谐波的影响。
   - 对于已知的杂散点,可以尝试在DSP中进行抵消处理。

6. 硬件优化:
   - 考虑更换DAC38J84芯片,或者更换其他型号的DAC芯片,观察杂散和谐波的变化。
   - 优化硬件设计,如增加屏蔽、减少信号线长度等,以降低杂散和谐波的影响。

通过以上几个方面的排查和优化,可以逐步解决DAC38J84测试时出现的杂散和谐波问题,提高信号的SFDR性能。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分