TI论坛
直播中

张亮

7年用户 1307经验值
私信 关注
[问答]

LMK04821 PLL1偶尔会失锁,失锁后大约0.16ms再锁定;PLL2始终锁定,为什么?


  • 我这边使用lmk04821,工作在Dual-pll cascaded zero-delay mode, tiCS pro配置文件为lmk04821_config.tcs,参考时钟输入为10MHz、5dBm正弦波,从CLKin1输入。通过FPGA抓取芯片IO输出的PLL_DLD信号。发现PLL1偶尔会失锁,失锁后大约0.16ms再锁定;PLL2始终锁定。请问PLL1失锁的原因可能是什么,是否是配置不对。

回帖(2)

曹玥

2024-11-11 15:01:07
 查看您的TIC Pro文件后,我认为问题可能是您的SYSREF设置不正确。如果您转到SYNC/SYSREF选项卡,然后查看窗口右侧,您的SYSREF_CLR是启用的,如果您要获得SYSREF输出,则不应启用SYSREF (请注意红色的消息)。确保取消选中该框。内部发生的是寄存器确保不会出现不需要的脉冲(有关此信息,请参阅数据表第41页),这可能是您的PLL1从解锁状态进入锁定状态的原因。
如果不是这样,我相信这种锁定状态的变化可能来自外部环路滤波器的设计方式。因此,在您的回复中,请确保包含该信息(电阻和电容器值,使用的拓扑,所需的回路带宽以及外部VCO增益或数据表),以便为您提供最佳支持。您还可以使用TI的PLLatinum SIM工具,根据您的环路带宽和外部VCO增益来设计环路滤波器(可在此处下载)。
举报

贾埃罗

2024-11-11 17:44:49
LMK04821是一款高性能的时钟生成器,广泛应用于通信、数据存储等领域。根据您的描述,PLL1偶尔会失锁,失锁后大约0.16ms再锁定,而PLL2始终锁定。这种情况可能是由多种原因导致的,以下是一些可能的原因及解决方案:

1. 参考时钟信号质量问题:参考时钟信号的稳定性和质量对PLL的锁定性能有很大影响。您提到参考时钟输入为10MHz、5dBm正弦波,从CLKin1输入。请检查参考时钟信号的幅度、相位噪声和抖动等参数是否满足LMK04821的要求。如果参考时钟信号质量不佳,可以尝试更换参考时钟源或使用外部放大器和滤波器来改善信号质量。

2. 配置文件问题:您提到使用的是TICS pro配置文件lmk04821_config.tcs。请仔细检查配置文件中的参数设置,确保PLL1和PLL2的配置正确。特别是锁相环的锁定范围、锁定时间、VCO频率范围等参数。如果配置文件有误,可能导致PLL1失锁。您可以尝试使用LMK04821的官方配置文件作为参考,或者使用TICS pro软件的自动配置功能来生成配置文件。

3. 电源和地线问题:PLL的电源和地线设计对锁定性能有很大影响。请检查LMK04821的电源和地线是否满足要求,包括电源电压、电源纹波、地线布局等。如果电源和地线设计不合理,可能导致PLL1失锁。您可以尝试优化电源和地线设计,或者使用示波器和频谱分析仪检查电源和地线的质量。

4. 温度和环境因素:温度和环境因素对PLL的锁定性能也有一定影响。请检查LMK04821的工作温度是否在规定的范围内,以及周围环境是否存在电磁干扰等问题。如果温度或环境因素导致PLL1失锁,您可以尝试改善散热设计或使用屏蔽措施来减少干扰。

5. 硬件故障:虽然可能性较小,但也不能完全排除硬件故障的可能性。您可以尝试更换LMK04821芯片,或者使用示波器和频谱分析仪检查芯片的工作状态,以排除硬件故障的可能性。

总之,PLL1失锁的原因可能有很多,需要从多个方面进行排查和优化。建议您首先检查参考时钟信号质量、配置文件和电源地线设计,然后考虑温度和环境因素,最后排除硬件故障的可能性。希望以上建议对您有所帮助。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分