TI论坛
直播中

杨杰

7年用户 1131经验值
私信 关注
[问答]

TLV320ADC3101作为IIS主模式时,如何让WCLK配置成我想要的48k?


  • 我目前想把ADC3101作为主模式来输出时钟,根据Datasheet,我设置了如下寄存器

    Page 0 / Register 4: Clock-Gen Multiplexing(1)                               :   0x07
    Page 0 / Register 25: CLKOUT MUX                                                  :      0x84
    Page 0 / Register 27: ADC Audio Interface Control 1                      :     0xC0
    Page 0 / Register 30: BCLK N Divider                                                :     0x84


    以下是用示波器量到的时钟

    WCLK:

    BCLK:


    我的问题是,我该如何配置,能让WCLK配置成我想要的48k?

回帖(2)

夏日余晖

2024-10-28 17:32:34

配置成主模式时,必须要外部提供BCLK或MCLK,然后启用内部的PLL。可以购买一块或跟我们的代理商申请一块EVM再配合我们的GUI来设置,会方便很多。


举报

张虎豹

2024-10-28 18:13:19
要将TLV320ADC3101配置为IIS主模式并设置WCLK为48kHz,您需要按照以下步骤操作:

1. 首先,确保您已经正确设置了IIS主模式。根据您提供的信息,您已经在Page 0 / Register 4: Clock-Gen Multiplexing(1)中设置了0x07。这将使ADC3101工作在IIS主模式。

2. 接下来,您需要设置采样率。TLV320ADC3101的采样率由内部时钟频率(Fs)和时钟分频器(MCLK/LRCLK)共同决定。要设置48kHz的采样率,您需要确保MCLK(主时钟)为12.288MHz(48kHz * 256),因为TLV320ADC3101的时钟分频器为256。

3. 在Page 0 / Register 25: CLKOUT MUX中,您需要选择适当的时钟输出。根据您的需求,您可以选择以下选项之一:

   - 0x00: MCLK
   - 0x01: 2 * MCLK
   - 0x02: 4 * MCLK
   - 0x03: 8 * MCLK

   由于您需要12.288MHz的MCLK,您可以选择0x00(MCLK)。

4. 现在,您需要设置时钟分频器。在Page 0 / Register 26: Clock-Gen Control(1)中,您可以设置时钟分频器。将该寄存器设置为0x80,这将使时钟分频器为256。

5. 最后,您需要确保其他相关寄存器已正确设置。例如,在Page 0 / Register 27: Clock-Gen Control(2)中,将位[7:4]设置为0x0,以确保时钟分频器正常工作。

综上所述,您需要按照以下步骤设置寄存器:

- Page 0 / Register 4: Clock-Gen Multiplexing(1) = 0x07
- Page 0 / Register 25: CLKOUT MUX = 0x00
- Page 0 / Register 26: Clock-Gen Control(1) = 0x80
- Page 0 / Register 27: Clock-Gen Control(2) = 0x00(确保位[7:4]为0)

完成这些设置后,TLV320ADC3101应该能够以48kHz的WCLK运行在IIS主模式。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分