根据您提供的信息，您正在尝试配置TLV320AIC3204作为从设备，时钟采样配置为48000Hz，16位，INR3/INL3输入。以下是您提供的配置代码：
1. aic3204_write(0, 0x0); // Select page 0
2. aic3204_write(27, 0x1); // BCLK and WCLK is set as input AIC3204(slave)
3. aic3204_write(28, 0x0); // Data offset = 0
4. aic3204_write(4, 0x3); // PLL setting: PLLCLK <- MCLK, CODEC_CLKIN <-PLL CLK
5. aic3204_write(6, 0x8); // **PLL setting: J=8 (comment does not match)
以下是对这些配置的分析：
1. 选择页面0是正确的，因为我们需要配置音频接口和时钟设置。
2. 将BCLK和WCLK设置为输入是正确的，因为AIC3204作为从设备。
3. 数据偏移设置为0也是正确的，因为我们需要从左对齐的数据。
4. PLL设置：PLLCLK <- MCLK, CODEC_CLKIN <- PLL CLK。这个设置将MCLK作为PLL的输入，并将PLL的输出作为CODEC的时钟输入。这是正确的，但您需要确保MCLK的频率是适当的。
5. PLL设置：J=8。这个设置将PLL的分频因子设置为8。但是，您的注释与实际设置不符。您需要根据实际需求调整分频因子。
关于时钟配置，您需要确保MCLK的频率是适当的。对于48000Hz的采样率和16位的位深度，您需要一个48000 * 32 = 1536000Hz的MCLK。因此，您需要确保MCLK的频率是1536000Hz。
总之，您的配置基本上是正确的，但需要确保MCLK的频率是适当的。此外，您需要根据实际需求调整PLL的分频因子。
根据您提供的信息，您正在尝试配置TLV320AIC3204作为从设备，时钟采样配置为48000Hz，16位，INR3/INL3输入。以下是您提供的配置代码：
1. aic3204_write(0, 0x0); // Select page 0
2. aic3204_write(27, 0x1); // BCLK and WCLK is set as input AIC3204(slave)
3. aic3204_write(28, 0x0); // Data offset = 0
4. aic3204_write(4, 0x3); // PLL setting: PLLCLK <- MCLK, CODEC_CLKIN <-PLL CLK
5. aic3204_write(6, 0x8); // **PLL setting: J=8 (comment does not match)
以下是对这些配置的分析：
1. 选择页面0是正确的，因为我们需要配置音频接口和时钟设置。
2. 将BCLK和WCLK设置为输入是正确的，因为AIC3204作为从设备。
3. 数据偏移设置为0也是正确的，因为我们需要从左对齐的数据。
4. PLL设置：PLLCLK <- MCLK, CODEC_CLKIN <- PLL CLK。这个设置将MCLK作为PLL的输入，并将PLL的输出作为CODEC的时钟输入。这是正确的，但您需要确保MCLK的频率是适当的。
5. PLL设置：J=8。这个设置将PLL的分频因子设置为8。但是，您的注释与实际设置不符。您需要根据实际需求调整分频因子。
关于时钟配置，您需要确保MCLK的频率是适当的。对于48000Hz的采样率和16位的位深度，您需要一个48000 * 32 = 1536000Hz的MCLK。因此，您需要确保MCLK的频率是1536000Hz。
总之，您的配置基本上是正确的，但需要确保MCLK的频率是适当的。此外，您需要根据实际需求调整PLL的分频因子。
举报
