用AD9970采集CCD的像素，CLPOB与PBLK具体是用在一行像素的哪个位置？

根据AD9970的数据手册，CLPOB（Clock Precharge on Both Phase）和PBLK（Pixel Block）的作用是用来驱动和控制CCD行像素的读取。具体来说：

- CLPOB信号是用于CLC（Clock Line Clock）时钟信号的预充电，它在每个串行时钟周期开始之前被激活。
- PBLK信号是用于驱动CCD行像素读取的，它在每个时钟周期的Line Switching（LSW）期间激活。

对于LVDS输出的同步和像素边界对齐，AD9970可以通过使用控制寄存器（Control Register）来配置。具体的配置步骤包括以下几个方面：

1. 确保AD9970的时钟源和FPGA的时钟源同步。
2. 根据需要设置AD9970的时钟频率以及同步模式。
3. 配置AD9970的采样阶段（Sampling Phase）和使能HV（Horizontal Valid）信号。
4. 调整AD9970的输出阶段配置来完成与FPGA的数据线对齐。这可能需要一些实验和调试来获得最佳配置。

总之，确保AD9970的时钟与FPGA的时钟同步，并根据需要适当配置相关寄存器，可以实现LVDS输出的同步和像素边界对齐，以便FPGA可以完整地采集一行数据。需要根据具体的硬件设计和应用需求进行配置和调试。