FPGA|CPLD|ASIC论坛
直播中

王得发

11年用户 178经验值
擅长:测量仪表 模拟技术
私信 关注
[问答]

Vivado 生成逻辑原理图后,在哪查看输出的表达式?

如F=A&B|C这种的表达式

已退回2积分

更多回帖

发帖
×
20
完善资料,
赚取积分