在CMOS电路中不用的管脚是否可以悬空？

CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。这是为什么？CMOS电路的输入阻抗非常高,很容易受到干扰,所以必须将不用的输入端接地。集成电路按晶体管的性质分为TTL和CMOS两大类，TTL以速度见长，CMOS以功耗低而著称，其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。在电子制作中使用CMOS集成电路时，除了认真阅读产品说明或有关资料，了解其引脚分布及极限。

因为CMOS电路是高输入阻抗的器件，容易受到干扰，所以不用的输入端不允许悬空，可接电源或接地，输出端悬空。