继上一次解决液晶屏出现花屏现象之后，在公司４台测试机上测试可用，但不久便传来工厂测试时液晶屏出现黑屏现象，紧接着上次任务，我又继续了无尽头的调试，同样，拿到液晶屏，打开液晶屏的配置文件dts文件.
打开查看参数，想起上次修改的是rockchip,dsi_hs_clk这个参数，上次改的值是450，然后在不断开机的时候就会出现黑屏现象或者开机动画不正常现象，但是当我把这个参数改大，液晶屏经过连续的开关机并不会出现黑屏或者开机动画不正常现象，但是致命的就是液晶屏左侧会出现一条竖线，继续增大rockchip,dsi_hs_clk这个值，就会出现花屏，然后我的第一想法就是改一个刚好合适的值，让它既不会黑屏又不会有水纹，但是最后结果我错了.
查看ｌｃｄ屏的数据手册，看到rockchip,dsi_hs_clk的值最大为５００，但是dts上rockchip,dsi_hs_clk写的是６００，然后我就没有参考这个，就是在510—520之间调节，但最后发现都是无济于事，调高液晶屏左端会有一条竖线，调低会出现液晶屏开机黑屏或者开机动画不正常现象，紧接着我又想到了行场信号，查看ＬＣＤ的时序图
由图中可以看到，Hsync水平同步信号和Vsync垂直同步信号的时序，其中tvw和thw为无效时间，tvbp和thbp为等待时间tvd为垂直像素，thd为水平同步信号，tvfp和thfp为结束时间，根据这张图我去调节ｄｔｓ里的参数，但是这些参数又有限制，LCD的数据手册上写了很清楚.
tHW+tHBP+tHFP的典型值为２４１，tvW+tvBP+tvFP的典型值为３３，根据这个，调节参数
但是最后发现，无论我怎么调节行场信号都不能解决问题，甚至对液晶屏显示都没有一点影响，很沮丧，就这样调节clock-frequency像素时钟和各行场信号，虽然有时候测试十多二十次正常，但是经不起次数更多的测试，这也花费了我不少时间，但是有一天我看到了网友们的调试经验，我发现我之前的想法错了，不多说上图
其中ｂｐｐ为像素位宽，在本ＬＣＤ屏中，设置的是２４位像素
我之前对这个rockchip,dsi_hs_clk参数很模糊，不知到他到底怎么来的，直到今天明白，他是由行场信号、刷新率、像素位宽以及数据data线的数量有关，只有rockchip,dsi_hs_clk和刷新率两者匹配液晶屏才能正常显示，然而液晶屏的刷新率又是
根据计算，LCD数据手册给出的典型值算下来的fps刷新率正好为６０，虽然是59.9多，但是可以认为是６０，但是这个６０在android系统中是最大的刷新率了，所以我就把这些参数都设置成典型值，根据上面rockchip,dsi_hs_clk公式可以计算出来每条MIPI data lane传输速率为４５６.
填入４５６后，测试３０次正常，很开心很激动，继续测试到４５次开机动画不正常，卡了一下，瞬间奔溃，但是还是很开心的，因为找到了突破点，之后我把参数改成４５０，发现液晶屏显示发生偏移，改成４６０发现液晶屏显示出现波纹，简直就是完美，然后我从５６０往下降，一个个测试，最终当参数改为４５８的时候，液晶屏测试１００次无误，这也就符合了网友说的
好了，液晶屏一切正常了，是不是要手工领盒饭了呢，并不能，因为作为一个严谨好学的孩子，是不能停止脚步的，根据公式我算了一下数据手册上的DSI Clock frequency(HS)参数，当像素时钟clock-frequency最大为82.4MHz其他行场信号最小HW+tHBP+tHFP的值为１３６，tvW+tvBP+tvFP的为２１时，刷新率ｆｐｓ为70.8多，最终算下来rockchip,dsi_hs_clk的值为494多，和数据手册上的ＭＡＸ值为５００相符，所以数据手册上的参数是正确的。
除此之外对公式进行解析:
dsi_hs_clk = ((h_ac
tive + hfp + hbp + h_sync) * (v_active + vfp + vbp + v_sync) * fps * bpp) / lane_number
一帧画面需要的数据量为(单位bit)：
FRAME_BIT = (屏幕有效显示宽度+hsync+hfp+hbp) x ( 屏幕有效显示高度+vsync+vfp+vbp) x(RGB显示数据宽度24)
一秒钟内需要传输的数据量为(单位bps)：
FRAME_BIT x fps（帧率）。
那为何要除以lane_num----因为mipi通讯协议中，一个CLOCK几个lane是可以同时传输数据的.
但是有些还要再除２，因为根据mipi通讯协议，CLK_N、CLK_P这两根时钟线的上升沿/下降沿可以获取到数据，但是我们这个ｍｉｐｉ屏好像没有上升下降都获取数据，所以暂且不除２。
因此我们可以得出如下结论：
在相同的时钟频率下，lane数越多，则单位时间内可以传输的数据越多。若显示帧率固定不变，则可以支持的更大的分辨率；而分辨率固定不变的情况下，则我们可以考虑支持更高的帧率显示。
在lane数固定的情况下，提高传输的时钟频率，则单位时间内也可以传输更多的显示数据。进而我们可以考虑是提高帧率还是提高分辨率，或两者做出平衡。
那么我们是否可以任意无限制的提高mipi的传输时钟频率及lane数目呢？mipi通讯协议对此进行了限制，一组CLOCK最高只能支持4组lane,一组lane的传输速度最高只能支持到1 Gbps。也就是说一组CLOCK最高只能支持到4 Gbps速度传输。
此时就引出了一个新问题：4Gbps速度传输，是满足不了现在市场上推出的4K电视的带宽要求的，怎么办？答案是使用8组lane，使用两组clock来传输。
原作者：Monster_Ps
举报
