深圳市航顺芯片技术研发有限公司
登录
直播中
李志静
7年用户
1439经验值
私信
关注
[问答]
DR2与DDR有哪些区别?DDR3与DDR2的区别是什么?
开启该帖子的消息推送
DDR2
DR2与DDR有哪些区别?
DDR3与DDR2的区别是什么?
回帖
(1)
李渔滢
2021-10-26 11:52:51
DDR2与DDR的区别
1、速率与预取量
DDR2的实际工作频率是DDR的两倍,DDR2内存拥有两倍于标准DDR内存的4bit预期能力。
2、封装与电压
DDR封装为TSOPII,DDR2封装为FBGA;
DDR的标准电压为2.5V,DDR2的标准电压为1.8V。
3、bit pre-fetch
DDR为2bit pre-fetch,DDR2为4bit pre-fetch。
4、新技术的引进
DDR2引入了OCD、ODT和POST
(1)ODT:ODT是内建核心的终结电阻,它的功能是让DQS、RDQS、DQ和DM信号在终结电阻处消耗完,防止这些信号在电路上形成反射;
(2)Post CAS:它是为了提高DDR2内存的利用效率而设定的;
在没有前置CAS功能时,对其他L-Bank的寻址操作可能会因当前行的CAS命令占用地址线而延后,并使数据I/O总线出现空闲,当使用前置CAS后,消除了命令冲突并使数据I/O总线的利率提高。
(3)OCD(Off-Chip Driver):离线驱动调整,DDR2通过OCD可以提高信号的完整性
OCD的作用在于调整DQS与DQ之间的同步,以确保信号的完整与可靠性,OCD的主要用意在于调整I/O接口端的电压,来补偿上拉与下拉电阻值,目的是让DQS与DQ数据信号间的偏差降低到最小。调校期间,分别测试DQS高电平和DQ高电平,与DQS低电平和DQ高电平时的同步情况,如果不满足要求,则通过设定突发长度的地址线来传送上拉/下拉电阻等级,直到测试合格才退出OCD操作。
DDR3与DDR2的区别
1、DDR2为1.8V,DDR3为1.5V;
2、DDR3采用CSP和FBGA封装,8bit芯片采用78球FBGA封装,16bit芯片采用96球FBGA封装,而DDR2则有60/68/84球FBGA封装三种规格;
3、逻辑Bank数量,DDR2有4Bank和8Bank,而DDR3的起始Bank8个;
4、突发长度,由于DDR3的预期为8bit,所以突发传输周期(BL,Burst Length)也固定位8,而对于DDR2和早期的DDR架构的系统,BL=4也是常用的,DDR3为此增加了一个4-bitBurst Chop(突发突变)模式,即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A112位地址线来控制这一突发模式;
5、寻址时序(Timing),DDR2的AL为0~4,DDR3为0、CL-1和CL-2,另外DDR3还增加了一个时序参数——写入延迟(CWD);
6、bit pre-fetch:DDR2为4bit pre-fetch,DDR3为8bit pre-fetch;
7、新增功能,ZQ是一个新增的引脚,在这个引脚上接有240欧姆的低公差参考电阻,新增裸露SRT(Self-Reflash Temperature)可编程化温度控制存储器时钟频率功能,新增PASR(PartialArray Self-Refresh)局部Bank刷新的功能,可以说针对整个存储器Bank做更有效的数据读写以达到省电功效;
8、DDR3的参考电压分成两个,即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ,这将有效低提高系统数据总线的信噪等级;
9、点对点连接(point-to-point,p2p),这是为了提高系统性能而进行的重要改动。
总体比较
DDR4展望
DDR2与DDR的区别
1、速率与预取量
DDR2的实际工作频率是DDR的两倍,DDR2内存拥有两倍于标准DDR内存的4bit预期能力。
2、封装与电压
DDR封装为TSOPII,DDR2封装为FBGA;
DDR的标准电压为2.5V,DDR2的标准电压为1.8V。
3、bit pre-fetch
DDR为2bit pre-fetch,DDR2为4bit pre-fetch。
4、新技术的引进
DDR2引入了OCD、ODT和POST
(1)ODT:ODT是内建核心的终结电阻,它的功能是让DQS、RDQS、DQ和DM信号在终结电阻处消耗完,防止这些信号在电路上形成反射;
(2)Post CAS:它是为了提高DDR2内存的利用效率而设定的;
在没有前置CAS功能时,对其他L-Bank的寻址操作可能会因当前行的CAS命令占用地址线而延后,并使数据I/O总线出现空闲,当使用前置CAS后,消除了命令冲突并使数据I/O总线的利率提高。
(3)OCD(Off-Chip Driver):离线驱动调整,DDR2通过OCD可以提高信号的完整性
OCD的作用在于调整DQS与DQ之间的同步,以确保信号的完整与可靠性,OCD的主要用意在于调整I/O接口端的电压,来补偿上拉与下拉电阻值,目的是让DQS与DQ数据信号间的偏差降低到最小。调校期间,分别测试DQS高电平和DQ高电平,与DQS低电平和DQ高电平时的同步情况,如果不满足要求,则通过设定突发长度的地址线来传送上拉/下拉电阻等级,直到测试合格才退出OCD操作。
DDR3与DDR2的区别
1、DDR2为1.8V,DDR3为1.5V;
2、DDR3采用CSP和FBGA封装,8bit芯片采用78球FBGA封装,16bit芯片采用96球FBGA封装,而DDR2则有60/68/84球FBGA封装三种规格;
3、逻辑Bank数量,DDR2有4Bank和8Bank,而DDR3的起始Bank8个;
4、突发长度,由于DDR3的预期为8bit,所以突发传输周期(BL,Burst Length)也固定位8,而对于DDR2和早期的DDR架构的系统,BL=4也是常用的,DDR3为此增加了一个4-bitBurst Chop(突发突变)模式,即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A112位地址线来控制这一突发模式;
5、寻址时序(Timing),DDR2的AL为0~4,DDR3为0、CL-1和CL-2,另外DDR3还增加了一个时序参数——写入延迟(CWD);
6、bit pre-fetch:DDR2为4bit pre-fetch,DDR3为8bit pre-fetch;
7、新增功能,ZQ是一个新增的引脚,在这个引脚上接有240欧姆的低公差参考电阻,新增裸露SRT(Self-Reflash Temperature)可编程化温度控制存储器时钟频率功能,新增PASR(PartialArray Self-Refresh)局部Bank刷新的功能,可以说针对整个存储器Bank做更有效的数据读写以达到省电功效;
8、DDR3的参考电压分成两个,即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ,这将有效低提高系统数据总线的信噪等级;
9、点对点连接(point-to-point,p2p),这是为了提高系统性能而进行的重要改动。
总体比较
DDR4展望
举报
更多回帖
rotate(-90deg);
回复
相关问答
DDR2
DDR
4,
DDR3
,
DDR2
,
DDR
1及SDRAM
有
什么不同之处?
2021-03-12
2618
DDR3
和
DDR
4在PCB布局设计上的
区别
2019-03-07
8470
请问为什么DSP需要外接
DDR3
?
DDR3
和外接Flash
有
什么
区别
和联系?
2018-06-20
8481
详解
DDR
4和
DDR3
的
区别
在哪里?
2021-06-18
3365
请问CPU不连接
DDR2
程序能否正常运行?
2019-05-08
1156
如何用中档FPGA实现高速
DDR3
存储器控制器?
2019-08-09
2959
SDRAM和
DDR
的具体
区别是
什么?
2021-06-18
1976
如何设计
DDR2
原理图?
2019-09-06
2619
请问如何测试ARM外接
DDR2
的正确连接?
2020-06-17
2151
哪个
DDR3
内存部件可以与Spartan-6配合使用
2019-05-21
1385
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分