cdl in总是报错”in global routing, two instances overlap"怎么解决？

做cdl in （包含若干个子电路）时，在正常导入若干个子电路后，每次导入到某一个电路，cdl in总是报错”in global routing, two instances overlap"，
别的电路都能生成schematic和symbol, 这个电路生成了一个netlist_temp,打开后里面的symbol都是叠在一起的。
请问这是怎么回事？如何解决？
先谢谢大家！
补充一下：报的ERROR(CONN2SCH-324) : Bug in routing. Contact Cadence Customer Support for assistance.
                       WARNING(CONN2SCH-43): In global Routing. Two instances overlap.
log文件一直连着报WARNING(CONN2SCH-43): In global Routing. Two instances overlap，搞得log文件越来越大。
我用了两个版本的virtuoso, 都是报同样的错误。