FPGA|CPLD|ASIC论坛
直播中

渣渣

5年用户 109经验值
擅长:可编程逻辑 电源/新能源 控制/MCU
私信 关注
[问答]

QUartus II进行编译的时候,出现警告,大概是说pll无法50MHz得到到246MHz的频率,最高只能到85MHZ

下面是完整的警告信息,选的芯片是altera的EP4CE15F17C8N,手册上不是说最高可以得到400多MHz的频率吗,为什么会有这个警告啊,该怎么修改
Critical Warning (176584): Output pin "pwm_clk" (external output clock of PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1") uses I/O standard 3.3-V LVTTL, has current strength 4mA, output load 0pF, and output clock frequency of 246 MHz, but target device can support only maximum output clock frequency of 85 MHz for this combination of I/O standard, current strength and load

已退回8积分

回帖(1)

卿小小_9e6

2021-3-5 09:08:27
Warning是说你的IO所在BANK的电气特性最高支持85MHz的时钟输出,与PLL的IP参数无关。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分